半导体封装装置及其制造方法制造方法及图纸

一种半导体封装装置包含：衬底、裸片、封装主体、屏蔽层、阻焊层、绝缘膜和互连元件。所述裸片安置在所述衬底的顶部表面上。所述封装主体安置在所述衬底的所述顶部表面上以覆盖所述裸片。所述屏蔽层安置在所述封装主体上且电连接到所述衬底的接地元件。所述阻焊层安置在所述衬底的底部表面上。所述绝缘膜安置在所述阻焊层上。所述互连元件安置在所述衬底的所述底部表面上。所述互连元件的第一部分由所述绝缘膜覆盖，并且所述互连元件的第二部分从所述绝缘膜中暴露。

【技术实现步骤摘要】
半导体封装装置及其制造方法
本专利技术涉及一种半导体封装装置及其制造方法，且更确切地说，涉及一种具有屏蔽层的半导体封装装置及其制造方法。
技术介绍
在至少部分地由针对增强处理速度和较小尺寸的需求的驱动下，半导体装置已变得越来越复杂。增强处理速度倾向于涉及更高的时钟速度，这可以涉及信号电平之间的更频繁的转换，这继而可以引起在较高频率或较短波长处的较高电平的电磁发射。电磁发射可从源半导体装置中辐射，并且可入射到邻近半导体装置上。如果邻近半导体装置处的电磁发射的电平足够高，那么这些发射可不利地影响邻近半导体装置的操作。此现象有时被称作电磁干扰(EMI)。较小尺寸的半导体装置可通过在总电子系统内提供较高密度的半导体装置而加重EMI，并且因此加重邻近半导体装置处的较高电平的不希望的电磁发射。减少EMI的一种方式是屏蔽半导体封装装置内的半导体装置的集合。具体地说，屏蔽可以通过包含电接地且紧固到封装的外部的导电壳体或外壳实现。当来自封装内部的电磁发射撞击壳体的内表面时，这些发射的至少一部分可以电短路，由此降低可以通过壳体的发射的电平且不利地影响邻近半导体装置。类似地，当来自邻近半导体装置的电磁发射撞击壳体的外表面时，类似电短路可以出现以减少封装内的半导体装置的EMI。
技术实现思路
根据本专利技术的一些实施例，半导体封装装置包括：衬底、裸片、封装主体、屏蔽层、阻焊层、绝缘膜和互连元件。衬底包括接地元件、顶部表面、与顶部表面相对的底部表面以及在顶部表面与底部表面之间的横向表面。裸片安置在衬底的顶部表面上。封装主体安置在衬底的顶部表面上以覆盖裸片。屏蔽层安置在封装主体上且电连接到衬底的接地元件。阻焊层安置在衬底的底部表面上。绝缘膜安置在阻焊层上。互连元件安置在衬底的底部表面上。互连元件的第一部分由绝缘膜覆盖，并且互连元件的第二部分从绝缘膜中暴露。根据本专利技术的一些实施例，制造半导体封装装置的方法包括：提供包括接地元件的衬底；在衬底的顶部表面上安置裸片；在衬底的顶部表面上形成封装主体以覆盖裸片；在衬底的底部表面上形成互连元件；在衬底的底部表面和互连元件上形成绝缘膜，其中绝缘膜覆盖互连元件并且与互连元件相符；在封装主体的外表面和衬底的横向表面上形成屏蔽层；以及移除绝缘膜的至少一部分。屏蔽层连接到接地元件。根据本专利技术的一些实施例，制造半导体封装装置的方法包括：提供包括接地元件的衬底；在衬底的顶部表面上安置裸片；在衬底的顶部表面上形成封装主体以覆盖裸片；在衬底的底部表面上形成互连元件；在衬底的底部表面上安置第一绝缘膜，其中第一绝缘膜覆盖互连元件的第一部分并且暴露互连元件的第二部分；在第一绝缘膜和互连元件的第二部分上形成第二绝缘膜，其中第二绝缘膜与互连元件相符；在封装主体的外表面和衬底的横向表面上形成屏蔽层，其中屏蔽层连接到接地元件；以及移除第二绝缘膜。附图说明图1说明根据本专利技术的一些实施例的半导体封装装置的截面图。图2说明根据本专利技术的一些实施例的半导体封装装置的截面图。图3A、图3B、图3C、图3D和图3E说明根据本专利技术的一些实施例的制造方法。图4A、图4B、图4C和图4D说明根据本专利技术的一些实施例的制造方法。图5A、图5B、图5C和图5D说明根据本专利技术的一些实施例的制造方法。图6A和图6B说明根据本专利技术的一些实施例的制造方法。贯穿图式和详细描述使用共同参考数字来指示相同或类似组件。根据以下结合附图作出的详细描述，本专利技术将会更显而易见。具体实施方式图1说明根据本专利技术的一些实施例的半导体封装装置1的截面图。半导体封装装置1包含衬底11、电气组件12a、12b、封装主体13、屏蔽层14、互连元件15、介电层16和绝缘膜17。衬底11可以是例如印刷电路板，例如，纸基铜箔层合物、复合铜箔层合物或聚合物浸渍的玻璃纤维基铜箔层合物。衬底11可以包含互连结构，例如，再分布层(RDL)或接地元件11g。在一些实施例中，接地元件11g是从衬底11的横向表面113中暴露的通孔。在一些实施例中，接地元件11g是从衬底11的横向表面113中暴露的金属层。在一些实施例中，接地元件11g是从衬底11的横向表面113暴露的金属迹线。电气组件12a、12b安置在衬底11的顶部表面111上。电气组件12a可以是有源组件，例如，集成电路(IC)芯片或裸片。电气组件12b可以是无源电气组件，例如，电容器、电阻器或电感器。每个电气组件12a、12b可以电连接到另一电气组件12a、12b中的一或多个并且电连接到衬底11(例如，到RDL)，并且电连接可以借助于倒装芯片或导线接合技术获得。封装主体13安置在衬底11的顶部表面111上，并且囊封衬底11的顶部表面111和电气组件12a、12b的一部分。在一些实施例中，封装主体13包含具有分散在其中的填充物的环氧树脂。屏蔽层14安置在封装主体13的外表面上并且覆盖封装主体13、电气组件12a、12b和衬底11的侧表面113。屏蔽层14电连接到衬底11的接地元件11g。在一些实施例中，屏蔽层14直接地接触衬底11的接地元件11g。在一些实施例中，屏蔽层14是保形屏蔽件。屏蔽层14与衬底11的底部表面112对齐，例如，屏蔽层14的底部与衬底的底部表面112基本上共面。在一些实施例中，屏蔽层14是导电薄膜，并且可以包含(例如)铝(Al)、铜(Cu)、铬(Cr)、锡(Sn)、金(Au)、银(Ag)、镍(Ni)或不锈钢、或混合物、合金或它的其它组合。屏蔽层14可以包含单个导电层或多个导电层。在一些实施例中，屏蔽层14包含多个导电层，并且多个导电层可以包含相同材料，或多个导电层中的一个可以包含不同材料，或多个导电层中的每一个可以包含与多个导电层中的其它导电层不同的材料。在一些实施例中，屏蔽层14的每个导电层具有高达约200微米(μm)的厚度，例如，高达约150μm、高达约100μm、高达约50μm、高达约10μm、高达约5μm、高达约1μm，或高达约500纳米(nm)，以及低至约100nm或更少、低至约50nm或更少，或低至约10nm或更少。在一些实施例中，屏蔽层14包含多个导电层，并且不同导电层可以具有不同的厚度。互连元件15安置在衬底11的底部表面112上。在一些实施例中，互连元件15可为(例如)焊料球或导电衬垫。互连元件15提供用于半导体封装装置1的输入和输出电连接。在一些实施例中，互连元件15中的一或多个借助于包含于衬底11中的互连结构电连接到电气组件12a、12b。在一些实施例中，至少一个互连元件15是接地电气互连元件，并且通过包含于衬底11中的互连结构电连接到接地元件11g。介电层16安置在衬底11的底部表面112上。虽然也可以使用具有足够的绝缘性能的其它的介电材料，但是介电层16可以是阻焊层。介电层16的侧表面与衬底11的横向表面113对齐，例如，介电层16的侧表面与衬底11的横向表面113基本上共面。绝缘膜17安置在介电层16上。绝缘膜17覆盖互连元件15中的每一个的第一部分，并且暴露互连元件15中的每一个的第二部分。也就是说，绝缘膜17覆盖互连元件15中的每一个的侧面部分的一部分，并且暴露互连元件15中的每一个的底部部分。绝缘膜17的侧表面与衬底11的横向表面113以及介电层16的侧表面对齐，例如，绝缘膜17的侧表面与衬本文档来自技高网...

【技术保护点】
一种半导体封装装置，其包括：衬底，其包括接地元件、顶部表面、与所述顶部表面相对的底部表面以及在所述顶部表面与所述底部表面之间的横向表面；裸片，其安置在所述衬底的所述顶部表面上；封装主体，其安置在所述衬底的所述顶部表面上并且覆盖所述裸片；屏蔽层，其安置在所述封装主体上并且电连接到所述衬底的所述接地元件；阻焊层，其安置在所述衬底的所述底部表面上；绝缘膜，其安置在所述阻焊层上；以及互连元件，其安置在所述衬底的所述底部表面上，其中所述互连元件的第一部分由所述绝缘膜覆盖，并且所述互连元件的第二部分从所述绝缘膜中暴露。

【技术特征摘要】
2016.10.12 US 15/291,6581.一种半导体封装装置，其包括：衬底，其包括接地元件、顶部表面、与所述顶部表面相对的底部表面以及在所述顶部表面与所述底部表面之间的横向表面；裸片，其安置在所述衬底的所述顶部表面上；封装主体，其安置在所述衬底的所述顶部表面上并且覆盖所述裸片；屏蔽层，其安置在所述封装主体上并且电连接到所述衬底的所述接地元件；阻焊层，其安置在所述衬底的所述底部表面上；绝缘膜，其安置在所述阻焊层上；以及互连元件，其安置在所述衬底的所述底部表面上，其中所述互连元件的第一部分由所述绝缘膜覆盖，并且所述互连元件的第二部分从所述绝缘膜中暴露。2.根据权利要求1所述的半导体封装装置，其中所述绝缘膜的底部表面是基本上平坦的。3.根据权利要求1所述的半导体封装装置，其中所述绝缘膜的侧表面与所述衬底的所述横向表面对齐。4.根据权利要求1所述的半导体封装装置，其中所述绝缘膜的侧表面与所述衬底的所述横向表面分开一段距离。5.根据权利要求1所述的半导体封装装置，其中所述屏蔽层的底部与所述衬底的所述底部表面对齐。6.根据权利要求1所述的半导体封装装置，其中所述屏蔽层的一部分安置在所述衬底的所述底部表面上并且与所述互连元件电隔离。7.根据权利要求1所述的半导体封装装置，其中所述接地元件是从所述衬底的所述横向表面中暴露的通孔或金属层。8.根据权利要求1所述的半导体封装装置，其中所述绝缘膜由热固化树脂或UV固化树脂形成。9.一种制造半导体封装装置的方法，其包括：提供包括接地元件的衬底；在所述衬底的顶部表面上安置裸片；在所述衬底的所述顶部表面上形成封装主体以覆盖所述裸片；在所述衬底的底部表面上形成互连元件；在所述衬底的所述底部表面和所述互连元件上形成绝缘膜，其中所述绝缘膜覆盖所述互连元件并且与所述互连元件相符；在所述封装主体的外表面和所述衬底的横向表面上形成屏蔽层，其中所述屏蔽层连接到所述接地元件；以及移除所述绝缘膜的至少一部分。10.根据权利要求9所述的方法，其中形成所述绝缘膜包括：在所述衬底的所述底部表面...

【专利技术属性】
技术研发人员：刘京植，李梁远，金锡奉，
申请(专利权)人：日月光半导体韩国有限公司，
类型：发明
国别省市：韩国,KR