一种晶圆级封装线路层互连集成电感及其制造方法技术

本发明专利技术公开了一种晶圆级封装线路层互连集成电感结构，包括：晶圆；设置在所述晶圆表面的绝缘层；位于所述绝缘层上的第一金属；覆盖于所述第一金属及所述绝缘层的第一有机介质层；位于所述第一有机介质层上的第二金属和第三金属；覆盖于所述第二金属、第三金属以及所述第一有机介质层上的第二有机介质层，以及电连接到所述第一金属和第三金属，并在第二有机介质层表面形成导电线路的互连金属。

【技术实现步骤摘要】
一种晶圆级封装线路层互连集成电感及其制造方法
本专利技术涉及集成电路片上晶圆级封装
，尤其涉及一种晶圆级封装线路层互连集成电感及其制造方法。
技术介绍
随着各类移动消费类电子产品的迅猛发展，如何实现产品更持久的使用，优化产品的电源管理系统，进一步减小电源控制电路的尺寸、降低产品的功耗变得越来越重要。如今的多芯片处理器多采用动态电压频率调节系统(DVFS)来工作，即以一个电压为基准电压，然后在该电压附近根据实际使用情况动态进行电压调节。DVFS一般通过电源管理芯片(PMIC)来完成，目前广泛使用的独立电源管理芯片与计算芯片间的信号传递时间一般处于10μs的水平，减小这个传输时间将减少系统约20％左右的功耗损失，如果能将电源管理芯片与运算芯片进行集成或者作为统一系统进行封装，两者间的传输时间将减小到100ns的水平。为了实现电源管理芯片与计算芯片间的集成需要相关的可集成电感器和电容器。相比于可集成电感器，可集成电容器在业界已经非常成熟和完善，为了解决上述集成化的问题，症结在于可集成电感的设计与实现。目前应用于电源控制系统的电感主要是SMT气芯电感，然而这种电感是贴装在PCB系统板上，远离芯片，并占用大量的PCB面积。另外，PCB上SMT电感和芯片之间的互连传输线电阻带来的功耗损失，使它们并不能很好的形成集成电源系统。因此，急需一种新型的晶圆级封装线路层互连集成电感至少部分的解决上述现有技术中存在的问题。
技术实现思路
针对现有技术中存在的问题，根据本专利技术的一个实施例，提供一种晶圆级封装线路层互连集成电感结构，包括：晶圆；设置在所述晶圆表面的绝缘层；位于所述绝缘层上的第一金属；覆盖于所述第一金属及所述绝缘层的第一有机介质层；位于所述第一有机介质层上的第二金属和第三金属；覆盖于所述第二金属、第三金属以及所述第一有机介质层上的第二有机介质层，以及电连接到所述第一金属和第三金属，并在第二有机介质层表面形成导电线路的互连金属。在本专利技术的一个实施例中，所述第一金属和所述互连金属以所述第一金属和所述第三金属为两级，构成导电回路。在本专利技术的一个实施例中，所述晶圆为已完成芯片器件制作的硅片。在本专利技术的一个实施例中，所述绝缘层的材料为二氧化硅、氮化硅、树脂或聚酰亚胺。在本专利技术的一个实施例中，所述第一有机介质和所述第二有机介质的材料为聚酰亚胺PI。在本专利技术的一个实施例中，所述第二金属为磁导率大于1的材料。在本专利技术的一个实施例中，所述第三金属为磁导率小于1的材料。在本专利技术的另一个实施例中，提供一种晶圆级封装线路层互连集成电感结构的制造方法，包括：在晶圆表面形成晶圆表面绝缘层；在晶圆表面绝缘层上制作第一金属；在第一金属及晶圆表面绝缘层的裸露表面上形成第一有机介质层；在第一有机介质层上形成第二金属；在第一有机介质层上形成第三金属；在第二金属、第三金属及第一有机介质层的裸露表面上形成第二有机介质层；刻蚀第二有机介质层及第一有机介质层，以形成电互连开口，以及在电互连开口及对应的第二有机介质层上形成导电互连金属。在本专利技术的另一个实施例中，制作第一金属进一步包括：光刻形成第一金属图形；形成粘附层及电镀种子层；电镀铜至高于光刻形成的图形台阶；化学机械抛光多余铜层，形成第一金属，以及去除光刻胶。在本专利技术的另一个实施例中，形成第一有机介质层进一步包括：旋涂液体聚酰亚胺PI覆盖第一金属及晶圆表面绝缘层的裸露表面；固化PI；化学机械抛光平整化已固化的PI。在本专利技术的另一个实施例中，形成的所述第二金属为磁导率大于1的顺磁材料。在本专利技术的另一个实施例中，形成的所述第三金属为磁导率小于1的抗磁材料。本专利技术提供的一种晶圆级封装线路层互连集成电感结构以及其制造方法。相比于其他种类的电感及其制作方法，其主要特点是，在电感制备过程中引入了聚酰亚胺(PI)作为有机介质，起到优良的包覆绝缘效果；选取磁导率大于1的顺磁材料作为磁芯介质增强电感值，并使用抗磁性导电材料作为RDL及电极材料，减少对电感性能的影响及潜在的干扰。同时，本专利技术提供的一种用于片上集成的磁芯电感结构还具有以下优势：1)在芯片做晶圆级封装的过程中，利用多层再布线工艺集成电感，互连线路短，对电流变化反应灵敏，容易保持芯片供电稳定2)电感与芯片实现三维集成，系统尺寸小，节约15％～35％的面积。附图说明为了进一步阐明本专利技术的各实施例的以上和其它优点和特征，将参考附图来呈现本专利技术的各实施例的更具体的描述。可以理解，这些附图只描绘本专利技术的典型实施例，因此将不被认为是对其范围的限制。在附图中，为了清楚明了，相同或相应的部件将用相同或类似的标记表示。图1示出根据本专利技术的一个实施例的一种晶圆级封装线路层互连集成电感结构100的剖面投影示意图。图2A至图2H示出根据本专利技术的一个实施例形成晶圆级封装线路层互连集成电感结构100的过程剖面投影示意图。图3示出的是根据本专利技术的一个实施例形成晶圆级封装线路层互连集成电感结构100的流程图。具体实施方式在以下的描述中，参考各实施例对本专利技术进行描述。然而，本领域的技术人员将认识到可在没有一个或多个特定细节的情况下或者与其它替换和/或附加方法、材料或组件一起实施各实施例。在其它情形中，未示出或未详细描述公知的结构、材料或操作以免使本专利技术的各实施例的诸方面晦涩。类似地，为了解释的目的，阐述了特定数量、材料和配置，以便提供对本专利技术的实施例的全面理解。然而，本专利技术可在没有特定细节的情况下实施。此外，应理解附图中示出的各实施例是说明性表示且不一定按比例绘制。在本说明书中，对“一个实施例”或“该实施例”的引用意味着结合该实施例描述的特定特征、结构或特性被包括在本专利技术的至少一个实施例中。在本说明书各处中出现的短语“在一个实施例中”并不一定全部指代同一实施例。需要说明的是，本专利技术的实施例以特定顺序对工艺步骤进行描述，然而这只是为了方便区分各步骤，而并不是限定各步骤的先后顺序，在本专利技术的不同实施例中，可根据工艺的调节来调整各步骤的先后顺序。本专利技术提供的晶圆级封装线路层互连集成电感结构属于片上集成电感，该电感结构可以用于制备小体积、高性能单片集成电压控制器，后者可广泛应用于各种电子产品的电源系统中。本专利技术提供的一种用于片上集成的磁芯电感结构的制造方法是一种可完全与CMOS工艺兼容的用于片上集成的磁芯电感制备工艺，该工艺可方便快速实现芯片电感与其他电压控制电路的集成制造。下面结合图1来详细描述根据本专利技术的一个实施例的一种晶圆级封装线路层互连集成电感结构。图1示出根据本专利技术的一个实施例的一种晶圆级封装线路层互连集成电感结构100的剖面投影示意图。如图1所示，该晶圆级封装线路层互连集成电感结构100进一步包括晶圆110；晶圆表面绝缘层120；第一金属130；第一有机介质层140；第二金属150；第三金属160；第二有机介质层170、互连金属190。在本专利技术的一个实施例中，晶圆110为已经制作完成芯片的晶圆，其中芯片可以是CMOS芯片，如CMOS电源管理芯片等，下文中以CMOS芯片为例进行描述，然而本领域的技术人员应该理解，本专利技术的保护范围不限于CMOS芯片，例如，晶圆110还可以是双极芯片或其他类型的芯片的晶圆。晶圆表面绝缘层120位于C晶圆110的表面，其材质可以为二氧化硅、氮化硅、树脂、聚酰本文档来自技高网...

【技术保护点】
一种晶圆级封装线路层互连集成电感结构，包括：晶圆；设置在所述晶圆表面的绝缘层；位于所述绝缘层上的第一金属；覆盖于所述第一金属及所述绝缘层的第一有机介质层；位于所述第一有机介质层上的第二金属和第三金属；覆盖于所述第二金属、第三金属以及所述第一有机介质层上的第二有机介质层，以及电连接到所述第一金属和第三金属，并在第二有机介质层表面形成导电线路的互连金属。

【技术特征摘要】
1.一种晶圆级封装线路层互连集成电感结构，包括：晶圆；设置在所述晶圆表面的绝缘层；位于所述绝缘层上的第一金属；覆盖于所述第一金属及所述绝缘层的第一有机介质层；位于所述第一有机介质层上的第二金属和第三金属；覆盖于所述第二金属、第三金属以及所述第一有机介质层上的第二有机介质层，以及电连接到所述第一金属和第三金属，并在第二有机介质层表面形成导电线路的互连金属。2.如权利要求1所述的晶圆级封装线路层互连集成电感结构，其特征在于，所述第一金属和所述互连金属以所述第一金属和所述第三金属为两级，构成导电回路。3.如权利要求1所述的晶圆级封装线路层互连集成电感结构，其特征在于，所述晶圆为已完成芯片器件制作的硅片。4.如权利要求1所述的晶圆级封装线路层互连集成电感结构，其特征在于，所述绝缘层的材料为二氧化硅、氮化硅、树脂或聚酰亚胺。5.如权利要求1所述的晶圆级封装线路层互连集成电感结构，其特征在于，所述第一有机介质和所述第二有机介质的材料为聚酰亚胺PI。6.如权利要求1所述的晶圆级封装线路层互连集成电感结构，其特征在于，所述...

【专利技术属性】
技术研发人员：孙鹏，任玉龙，周予虹，
申请(专利权)人：华进半导体封装先导技术研发中心有限公司，
类型：发明
国别省市：江苏,32