一种FDSOI器件SOI和bulk区域浅槽形貌优化方法技术

本发明专利技术提出一种FDSOI器件SOI和bulk区域浅槽形貌优化方法，包括下列步骤：提供FDSOI器件衬底；对上述结构进行SOI层刻蚀；对上述结构进行表面氧化处理，在bulk区域形成氧化处；对SOI区域和bulk区域同时刻蚀至氧化处；对上述结构进行刻蚀处理，形成FDSOI器件浅槽隔离结构。本发明专利技术提出一种FDSOI器件SOI和bulk区域浅槽形貌优化方法，使用多次原位等离子表面氧化处理bulk区域再逐层刻蚀的方法，消除SOI/bulk两个区域的膜层差异，从而保证两个区域无差别刻蚀，保证两个区域刻蚀后的形貌光滑完整没有分界和变形，并且减少两个区域的深度负载，最终确保工艺和器件性能提升和控制稳定。

【技术实现步骤摘要】
一种FDSOI器件SOI和bulk区域浅槽形貌优化方法
本专利技术涉及半导体集成电路制造领域，且特别涉及一种FDSOI器件SOI和bulk区域浅槽形貌优化方法。
技术介绍
随着技术进步，集成电路发展到超大规模纳米阶段，体硅衬底及体硅器件的工艺正接近物理极限，在进一步减小集成电路特征尺寸方面遇到严峻挑战，目前业界认为SOI衬底及SOI器件为取代体硅衬底及体硅器件的最佳方案之一。FDSOI(全耗尽绝缘体上硅)是指以绝缘体上硅代替传统的衬底硅(即体硅)的基本技术，FDSOI工艺能够有效减少寄生电容，提高运行速度，同时FDSOI工艺使得晶体管电路与衬底隔离，从而大大降低泄漏功耗。FDSOI多层mask浅槽隔离刻蚀过程中，FDSOI浅槽隔离工艺中包含SOI器件衬底(HM/SOI/BOX/sub)区域以及无源器件主体(bulk)衬底(HM/silicon)区域的刻蚀,原有工艺中选择OX/silicon选择比小的刻蚀程式同时将这两个部分打开，导致两个区域深度负载(depthloading)较大以及在SOI区域OX/sub过渡区域形成底切(undercut)效应。
技术实现思路
本专利技术提出一种FDSOI器件SOI和bulk区域浅槽形貌优化方法，使用多次原位等离子表面氧化处理bulk区域再逐层刻蚀的方法，消除SOI/bulk两个区域的膜层差异，从而保证两个区域无差别刻蚀，保证两个区域刻蚀后的形貌光滑完整没有分界和变形，并且减少两个区域的的深度负载，最终确保工艺和器件性能提升和控制稳定。为了达到上述目的，本专利技术提出一种FDSOI器件SOI和bulk区域浅槽形貌优化方法，包括下列步骤：步骤一：提供FDSOI器件衬底；步骤二：对上述结构进行SOI层刻蚀；步骤三：对上述结构进行表面氧化处理，在bulk区域形成氧化处；步骤四：对SOI区域和bulk区域同时刻蚀至氧化处；步骤五：对上述结构进行刻蚀处理，形成FDSOI器件浅槽隔离结构。进一步的，该方法还包括：完成步骤四处理后再多次重复进行步骤三的氧化处理和步骤四的刻蚀处理。进一步的，重复进行步骤三和步骤四处理的次数根据SOI工艺条件膜厚进行设定。进一步的，所述每次表面氧化处理的薄膜厚度为10～100A。进一步的，所述表面氧化处理采用原位等离子体表面氧化处理。进一步的，所述原位等离子体表面氧化处理的工艺条件范围为：磁场强度范围5～30mT，功率范围300～1200w/T，偏置电压范围0～400V，O2流量范围0～300sccm，处理时间范围5～100s。本专利技术提出的FDSOI器件SOI和bulk区域浅槽形貌优化方法，使用多次原位等离子表面氧化处理bulk区域再逐层刻蚀的方法，消除SOI/bulk两个区域的膜层差异，从而保证两个区域无差别刻蚀，保证两个区域刻蚀后的形貌光滑完整没有分界和变形，并且减少两个区域的的深度负载，最终确保工艺和器件性能提升和控制稳定。附图说明图1所示为本专利技术较佳实施例的FDSOI器件SOI和bulk区域浅槽形貌优化方法流程图。图2～图8所示为本专利技术较佳实施例的FDSOI器件SOI和bulk区域浅槽形貌优化方法结构示意图。具体实施方式以下结合附图给出本专利技术的具体实施方式，但本专利技术不限于以下的实施方式。根据下面说明和权利要求书，本专利技术的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比率，仅用于方便、明晰地辅助说明本专利技术实施例的目的。请参考图1，图1所示为本专利技术较佳实施例的FDSOI器件SOI和bulk区域浅槽形貌优化方法流程图。本专利技术提出一种FDSOI器件SOI和bulk区域浅槽形貌优化方法，包括下列步骤：步骤一S100：提供FDSOI器件衬底；步骤二S200：对上述结构进行SOI层刻蚀；步骤三S300：对上述结构进行表面氧化处理，在bulk区域形成氧化处；步骤四S400：对SOI区域和bulk区域同时刻蚀至氧化处；步骤五S500：对上述结构进行刻蚀处理，形成FDSOI器件浅槽隔离结构。根据本专利技术较佳实施例，该方法还包括：完成步骤四处理后再多次重复进行步骤三的氧化处理和步骤四的刻蚀处理。其中，所述重复进行步骤三和步骤四处理的次数根据SOI工艺条件膜厚进行设定。根据本专利技术较佳实施例，所述每次表面氧化处理的薄膜厚度为10～100A。所述表面氧化处理采用原位等离子体表面氧化处理。为消除SOI区域OX/sub和silicon/sub之间的膜层差异而采用的等离子体原位表面氧化方法，其中SOI区域由于氧化层的阻挡衬底不会受到影响，bulk区表面氧化。进一步的，所述原位等离子体表面氧化处理的工艺条件范围为：磁场强度范围5～30mT，功率范围300～1200w/T，偏置电压范围0～400V，O2流量范围0～300sccm，处理时间范围5～100s。等离子体表面氧化处理+刻蚀的循环重复处理，是根据不同SOI工艺条件膜厚进行设定的，可采用不同次数的工艺，n>＝1(n代表表面氧化处理+刻蚀的次数)，在本专利技术较佳实施例中采用2次循环处理进行说明，请参考图2～图8，图2～图8所示为本专利技术较佳实施例的FDSOI器件SOI和bulk区域浅槽形貌优化方法结构示意图。图2所示为SOI层刻蚀后的示意图，在FDSOI器件衬底上形成沟槽结构，图3所示为对上述结构进行第一次原位等离子体表面氧化处理，图4所示为bulk区域经过原位氧化后形成第一氧化处100的示意图，图5所示为SOI/bulk区同时刻蚀至第一氧化处的示意图，图6所示为重复进行第二次原位等离子体表面氧化处理的示意图，图7所示为bulk区域经过原位氧化后形成第二氧化处200的示意图，图8所示为刻蚀完最终形貌的结构示意图。综上所述，本专利技术提出的FDSOI器件SOI和bulk区域浅槽形貌优化方法，使用多次原位等离子表面氧化处理bulk区域再逐层刻蚀的方法，消除SOI/bulk两个区域的膜层差异，从而保证两个区域无差别刻蚀，保证两个区域刻蚀后的形貌光滑完整没有分界和变形，并且减少两个区域的的深度负载，最终确保工艺和器件性能提升和控制稳定。虽然本专利技术已以较佳实施例揭露如上，然其并非用以限定本专利技术。本专利技术所属
中具有通常知识者，在不脱离本专利技术的精神和范围内，当可作各种的更动与润饰。因此，本专利技术的保护范围当视权利要求书所界定者为准。本文档来自技高网...

【技术保护点】
一种FDSOI器件SOI和bulk区域浅槽形貌优化方法，其特征在于，包括下列步骤：步骤一：提供FDSOI器件衬底；步骤二：对上述结构进行SOI层刻蚀；步骤三：对上述结构进行表面氧化处理，在bulk区域形成氧化处；步骤四：对SOI区域和bulk区域同时刻蚀至氧化处；步骤五：对上述结构进行刻蚀处理，形成FDSOI器件浅槽隔离结构。

【技术特征摘要】
1.一种FDSOI器件SOI和bulk区域浅槽形貌优化方法，其特征在于，包括下列步骤：步骤一：提供FDSOI器件衬底；步骤二：对上述结构进行SOI层刻蚀；步骤三：对上述结构进行表面氧化处理，在bulk区域形成氧化处；步骤四：对SOI区域和bulk区域同时刻蚀至氧化处；步骤五：对上述结构进行刻蚀处理，形成FDSOI器件浅槽隔离结构。2.根据权利要求1所述的FDSOI器件SOI和bulk区域浅槽形貌优化方法，其特征在于，该方法还包括：完成步骤四处理后再多次重复进行步骤三的氧化处理和步骤四的刻蚀处理。3.根据权利要求2所述的FDSOI器件SOI和bulk区域浅槽形貌优化方法，其特征在于，重复进行步...

【专利技术属性】
技术研发人员：朱轶铮，陆连，
申请(专利权)人：上海华力微电子有限公司，
类型：发明
国别省市：上海,31