一种夹层绕法电感制造技术

本申请提供了一种夹层绕法电感，包括：第一绕组，第二绕组以及第三绕组，所述第一绕组与所述第二绕组串联；所述第三绕组与所述第一绕组并联；所述第一绕组，所述第二绕组以及所述第三绕组采用夹层绕法进行绕制。通过使用夹层绕法绕制上述电感，本申请提供的夹层绕法电感，可有效提升电感器的耦合性，降低漏感，改善绕组过热现象，提升buck‑boost电路，buck电路以及boost电路的电路效率。

【技术实现步骤摘要】
一种夹层绕法电感
本专利技术涉及电感器领域，具体涉及一种夹层绕法电感。
技术介绍
电感器是buck-boost(升降压型)电路，buck(降压型)电路以及boost(升压型)电路中最为关键的元器件之一。在现有技术中，常用的电感结构为两个独立绕组串联相接，其中一个绕组作为输出绕组，图1是典型buck-boost电路中双绕组串联结构电感器应用情形，其中，IN﹢和IN﹣为电路输入端，C1为输入端滤波电容，M1为MOSFET(Metal-Oxide-SemiconductorField-EffectTransistor，金属-氧化物半导体场效应晶体管)，L1-a和L1-b两个绕组串联相接，共同组成电感器，绕组L1-a作为输出绕组对电路输出端负载进行供电，D1为二极管，C2为输出端电容，OUT﹢和OUT﹣为电路输出端。图2和图3为图1中L1-a和L1-b两个绕组的两种剖面结构示意图，其中，图2中使用线径较小的导线绕制绕组L1-a，图3中使用线径较大的导线绕制绕组L1-b，以满足输出绕组的不同载流能力需求。在buck-boost电路，buck电路以及boost电路中使用上述的电感时，存在因耦合不良而造成漏感较大的问题，并导致MOSFET所承受的电压峰值较高，以及绕组在工作过程中的过热等现象，降低了电路的效率以及元器件寿命。
技术实现思路
本专利技术的目的，是提供一种夹层绕法电感，以提高电感耦合性降低漏感，改善绕组过热现象，提高电路效率。为实现以上目的，本专利技术提供了一种夹层绕法电感，包括：第一绕组，第二绕组以及第三绕组，其中，第一绕组与第二绕组串联；第三绕组与第一绕组并联；第一绕组，第二绕组以及第三绕组采用夹层绕法进行绕制。作为一种可选方案，夹层绕法包括：一个或多个用作输出的绕组绕制于一个或多个用作非输出的绕组之间；或者，一个或多个用作非输出的绕组绕制于一个或多个用作输出的绕组之间。作为一种可选方案，第一绕组与第三绕组共同作为输出绕组，或者第二绕组作为输出绕组。作为一种可选方案，夹层绕法电感还包括：与第一绕组以及第二绕组串联的第四绕组。作为一种可选方案，夹层绕法电感还包括：与第一绕组以及第二绕组串联的多个绕组。作为一种可选方案，夹层绕法电感还包括：一个或多个绕组，用于并联第四绕组或与第一绕组以及第二绕组串联的多个绕组。作为一种可选方案，夹层绕法电感还包括：与第三绕组并联的一个或多个绕组。作为一种可选方案，第一绕组和第二绕组使用同一根导线进行绕制。作为一种可选方案，第一绕组和第三绕组具有相同的匝数。作为一种可选方案，夹层绕法电感用于buck-boost升降压型电路，buck降压型电路或者boost升压型电路。本专利技术的优点在于：本专利技术提供的一种夹层绕法电感，在现有技术的基础上，增加第三绕组与第一绕组并联，共同作为输出绕组，或者由第二绕组单独作为输出绕组，同时，采用夹层绕法绕制电感，将一个或多个用作输出的绕组绕制于一个或多个用作非输出的绕组之间，或者，一个或多个用作非输出的绕组绕制于一个或多个用作输出的绕组之间，可有效提高电感器的耦合性，降低漏感，提升电路效率；可根据电路的实际升降压需求，通过增加并联绕组的方式增强绕组的载流能力，改善过电流较大绕组的发热问题；结合电感器实际绕制生产过程，将串联绕组使用同一导线进行绕制，可降低电感器在生产时的制作成本；并联绕组之间通过绕制相同匝数，在提升载流能力的同时进一步提升了电感耦合性。综上所述，本专利技术提供的夹层绕法电感，提升电感器耦合性，降低漏感，提高电路效率的同时，结合实际电路需求及生产过程，降低电感器制作成本，灵活适用于不同升降压需求的buck-boost电路，buck电路或者boost电路。附图说明图1为现有技术中双绕组电感在典型电路中的应用示意图；图2和图3为图1中双绕组电感的两种示意图；图4为本专利技术实施例提供的一种夹层绕法电感应用示意图；图5为图4中夹层绕法电感示意图；图6为本专利技术实施例提供的一种夹层绕法电感应用示意图；图7为图6中夹层绕法电感示意图。具体实施方式下面参照附图并结合具体的实施例，对本专利技术作进一步的详细说明。本专利技术提供的一种夹层绕法电感，包括：第一绕组，第二绕组以及第三绕组，其中，第一绕组与第二绕组串联；第三绕组与第一绕组并联；第一绕组，第二绕组以及第三绕组采用夹层绕法进行绕制。可选的，夹层绕法包括：一个或多个用作输出的绕组绕制于一个或多个用作非输出的绕组之间；或者，一个或多个用作非输出的绕组绕制于一个或多个用作输出的绕组之间。可选的，第一绕组与第三绕组共同作为输出绕组，或者第二绕组作为输出绕组。在现有技术的基础上，增加第三绕组与第一绕组并联，共同作为输出绕组时，能够满足输出绕组需要较大载流能力的情形，改善输出绕组的发热问题，相对应的，若作为输出绕组只需要较低的载流能力，非输出绕组需要较大载流能力时，则可有第二绕组单独作为输出绕组，改善非输出绕组的发热问题；此外，采用夹层绕法绕制电感，将用作输出的绕组绕制与非输出绕组之间，或者将非输出绕组绕制与输出绕组之间，或者输出绕组与非输出绕组叠层交替绕制，都可以不同程度的改善电感器的耦合性，降低漏感，提升电路效率。可选的，夹层绕法电感还包括一个绕组，用于与第一绕组以及第二绕组串联，在本专利技术提供的实施例中，可将增加的一个绕组称为第四绕组。通过增加第四绕组，可以在三绕组夹层绕法电感的基础上，构成四绕组夹层绕法电感，进一步的改善了电感器的耦合性，降低漏感，提升电路效率。可选的，夹层绕法电感还包括与第一绕组以及第二绕组串联的多个绕组，与上述可选方案的原理类似，在绕组之间使用夹层绕法绕制构成电感器的基础上，增加更多的绕组，电感器整体将获得更佳的耦合性；另外，与第一绕组以及第二绕组串联的一个或者多个绕组的加入，也使得夹层绕法电感负载多路输出，即多个串联绕组分别给多个电路负载供电成为可能。可选的，在上述两个增加串联绕组的可选方案的基础上，夹层绕法电感还包括：一个或多个绕组，用于并联与第一绕组以及第二绕组串联的一个或多个绕组。在夹层绕法电感增加一个或多个与第一绕组以及第二绕组串联绕组的基础上，使用一个或多个绕组与这些增加的串联绕组进行并联，可用于电感器用作上述可选方案之多路输出的情形，用以增强绕组的载流能力，改善过电流较大绕组的发热情况，同时，增加更多的绕组，电感器整体将获得更佳的耦合性。可选的，夹层绕法电感还包括与第三绕组并联的一个或多个绕组。在第一绕组与第三绕组并联的基础上，继续增加并联绕组，是进一步增强绕组载电流能力的一种可选方案。可选的，第一绕组与第二绕组使用同一根导线进行绕制。根据不同电路的升降压需求，在电感器绕制的实际生产过程中，使用不同线径的导线绕制多个串联绕组，需要进行导线的切断、更换以及连接动作，本专利技术实施例中通过使用一根导线将互相串联的绕组进行连续绕制，有效简化了电感器绕制工艺，降低电感器的制造成本，提升生产效率。可选的，第一绕组与第三绕组具有相同的匝数。这是因为，互为并联的绕组具有相同的匝数时，电感器的耦合性能更佳。可选的，夹层绕法电感适用于buck-boost升降压型电路，buck降压型电路或者boost升压型电路。本专利技术实施例提供的夹层绕法电感结构适用于上述几种电路类型，但这并不限制本专利技术在相同或相似原理的其本文档来自技高网...

【技术保护点】
一种夹层绕法电感，其特征在于，包括：第一绕组，第二绕组以及第三绕组，所述第一绕组与所述第二绕组串联，所述第三绕组与所述第一绕组并联，所述第一绕组，所述第二绕组以及所述第三绕组采用夹层绕法进行绕制。

【技术特征摘要】
1.一种夹层绕法电感，其特征在于，包括：第一绕组，第二绕组以及第三绕组，所述第一绕组与所述第二绕组串联，所述第三绕组与所述第一绕组并联，所述第一绕组，所述第二绕组以及所述第三绕组采用夹层绕法进行绕制。2.根据权利要求1所述的夹层绕法电感，其特征在于，所述夹层绕法包括：一个或多个用作输出的绕组绕制于一个或多个用作非输出的绕组之间；或者，一个或多个用作非输出的绕组绕制于一个或多个用作输出的绕组之间。3.根据权利要求2所述的夹层绕法电感，其特征在于，所述第一绕组与所述第三绕组共同作为所述输出绕组，或者，所述第二绕组作为所述输出绕组。4.根据权利要求1所述的夹层绕法电感，其特征在于，所述夹层绕法电感还包括：与所述第一绕组以及所述第二绕组串联的第四绕组。5.根据权利要求1所述的夹...

【专利技术属性】
技术研发人员：林耀烽，
申请(专利权)人：赤多尼科两合股份有限公司，
类型：发明
国别省市：奥地利,AT