使用二进制保存激励和仿真结果的链路层验证平台和方法技术

本发明专利技术公开一种使用二进制保存激励和仿真结果的链路层验证平台，涉及芯片验证技术，包括：报文产生模块，用来产生测试激励报文，通过其TXT_GEN模块将激励文件保存为二进制文件，并设置Data_gen.v保存报文产生的原始报文，以及Data_exp.v保存期望得到的结果报文；待测设计，用来处理激励报文；报文检查摸块，用来接收待测设计输出的结果报文；通过其TXT_GEN模块将结果报文保存为二进制文件Data_rcv.v；对比Data_exp.v与Data_rcv.v文件，完成芯片链路层验证。本发明专利技术极大简化了验证芯片链路层功能的操作，提高验证效果，还公开了使用二进制保存激励和仿真结果的链路层验证方法。

【技术实现步骤摘要】
使用二进制保存激励和仿真结果的链路层验证平台和方法
本专利技术涉及芯片验证技术，具体的说是一种使用二进制保存激励和仿真结果的链路层验证平台和方法。
技术介绍
在IC/FPGA设计领域，随着设计规模的不断增大，仿真验证所占用的时间也变得越来越长。通常对于待测设计会搭建一个测试平台（Testbench）。测试平台是一段仿真代码，常采用Verilog、VHDL、SystemC等语言编写。现有通常验证平台结构，如附图1所示，现有测试平台（Testbench），通常如图所示，使用代码编写报文产生模块(Frame_Gen)产生测试激励，经过待测设计(DUT)后得到测试结果，将结果输出给报文检查模块(Frame_Chk)，检查待测设计的正确性。在上述现有技术中，通常由于链路层协议可能会比较复杂，测试报文数据结构类型比较多，因此测试激励内容数量巨大，输出结果可能会由于待测设计的配置不同而产生结果不同，对于结果的检查比较困难。通常的方法是在结果检查模块编写期望收到的结果与之对比，或者通过仿真波形查看结果，验证效率较低。
技术实现思路
本专利技术针对目前技术发展的需求和不足之处，提供一种使用二进制保存激励和仿真结果的链路层验证平台和方法。本专利技术提出使用二进制保存激励和仿真结果的链路层验证平台，解决上述技术问题采用的技术方案如下：所述QPI协议链路层验证平台使用Verilog语言编写，利用生成二进制格式文件验证芯片链路层功能，其结构包括：报文产生模块，用来产生测试激励报文；报文产生模块包含一TXT_GEN模块，用于将激励文件保存为二进制格式文件；所述TXT_GEN模块设置有Data_gen.v和Data_exp.v；Data_gen.v用来保存报文产生的原始报文，Data_exp.v用来保存经过待测设计处理后的期望得到的结果报文；待测设计，指链路层接口模块，用来处理激励报文；报文检查摸块，用来接收待测设计输出的结果报文；报文检查摸块同样包含一TXT_GEN模块，用于将接收到的结果报文保存为二进制格式文件Data_rcv.v；通过对比所述Data_exp.v与Data_rcv.v文件，来检查所述链路层接口模块的测试是否符合预期，完成芯片链路层验证。进一步，所述待测设计采用QPI协议的链路层接口模块；所述报文产生模块根据QPI协议的链路层数据格式，产生多种Flit报文；在产生多种Flit报文的同时，按照顺序生成Data_gen.v文件，记录报文的生产；根据上述多种Flit报文经过待测设计的处理及预期，编写Verilogtask同时将预期结果写入Data_exp.v。进一步，所述报文检查模块按照顺序将链路层接口模块每一路通道接收到的结果分别保存成Data_rcv.v文件；所述Data_rcv.v文件名称前缀与所述Data_exp.v名称保持一定关联。进一步，所述报文产生模块的TXT_GEN模块能够保存多组文件；所述Data_gen.v和Data_exp.v所保存的报文文件针对于所述链路层接口模块的某一路通道；所述报文检查摸块的TXT_GEN模块，将所述链路层接口模块每一通道的输出保存成为一个结果文件。进一步，采用常用文件对比软件进行Data_exp.v与Data_rcv.v文件对比；当结果报文不符合预期时，通过Data_gen.v文件进行异常报文的位置定位。本专利技术还提出使用二进制保存激励和仿真结果的链路层验证方法，使用Verilog语言编写测试平台,利用生成二进制格式文件验证芯片链路层功能，实现流程包括：步骤一，产生测试激励报文，将激励报文保存为二进制文件；通过报文产生模块产生测试激励报文，报文产生模块内部的TXT_GEN模块将激励报文保存为二进制格式文件；所述TXT_GEN模块保存有Data_gen.v和Data_exp.v；所述Data_gen.v用来保存报文产生的原始报文，所述Data_exp.v用来保存经过DUT处理后的期望得到的结果报文；步骤二，通过待测设计处理激励报文，待测设计采用链路层接口模块，通过所述链路层接口模块处理激励报文；步骤三，获得激励报文经待测设计处理后输出的结果报文，将结果报文保存为二进制格式文件，检查结果报文完成芯片链路层验证；通过报文检查模块接收待测设计输出的结果报文，报文检查模块内部的TXT_GEN模块将结果文件保存为二进制格式文件Data_rcv.v；通过对比所述Data_exp.v与Data_rcv.v文件，来检查所述链路层接口模块的测试是否符合预期。进一步，所述待测设计采用QPI协议的链路层接口模块；所述报文产生模块根据QPI协议的链路层数据格式，产生多种Flit报文；在产生多种Flit报文的同时，按照顺序生成Data_gen.v文件，记录报文的生产；根据上述多种Flit报文经过待测设计的处理及预期，编写Verilogtask同时将预期结果写入Data_exp.v。进一步，所述步骤三，所述报文检查模块按照顺序将链路层接口模块每一路通道接收到的结果分别保存成Data_rcv.v文件；所述Data_rcv.v文件名称前缀与所述Data_exp.v名称保持一定关联。进一步，所述步骤二，所述报文产生模块的TXT_GEN模块能够保存多组文件；所述Data_gen.v和Data_exp.v均针对所述链路层接口模块的某一路通道保存报文文件；所述报文检查摸块的TXT_GEN模块，将所述链路层接口模块每一路通道的输出保存成为一个结果文件。进一步，采用常用文件对比软件进行Data_exp.v与Data_rcv.v文件对比；当结果报文不符合预期时，通过Data_gen.v文件进行异常报文的位置定位。本专利技术所述使用二进制保存激励和仿真结果的链路层验证平台和方法，与现有技术相比具有的有益效果是：本专利技术使用Verilog语言编写测试平台,利用生成二进制格式文件验证芯片链路层功能，与现有的技术相比，本专利技术通过对比预期文件与结果文件，可以方便加快对芯片链路层模块功能验证，可以很容易的定位到出错内容的具体报文，并且可以精确到其中的某一个比特；本专利技术极大简化了验证芯片链路层功能的操作，提高验证效果。附图说明为了更清楚的说明本专利技术实施例或现有技术中的
技术实现思路
，下面对本专利技术实施例或现有技术中所需要的附图做简单介绍。显而易见的，下面所描述附图仅仅是本专利技术的一部分实施例，对于本领域技术人员来说，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图，但均在本专利技术的保护范围之内。附图1为现有通常验证平台结构的示意图；附图2为所述使用二进制保存激励和仿真结果的链路层验证平台的示意图。具体实施方式为使本专利技术的技术方案、解决的技术问题和技术效果更加清楚明白，以下结合具体实施例，对本专利技术的技术方案进行清查、完整的描述，显然，所描述的实施例仅仅是本专利技术的一部分实施例，而不是全部的实施例。基于本专利技术的实施例，本领域技术人员在没有做出创造性劳动的前提下获得的所有实施例,都在本专利技术的保护范围之内。实施例1:本实施例提出使用二进制保存激励和仿真结果的链路层验证平台，该验证平台（Testbench）使用Verilog语言编写，如附图2所示，其结构包括：报文产生模块Frame_Gen，用来产生测试激励报文；具体的，报文产生模块内部包含一个TXT_G本文档来自技高网...

【技术保护点】
使用二进制保存激励和仿真结果的链路层验证平台，其特征在于，所述验证平台使用Verilog语言编写，利用生成二进制格式文件验证芯片链路层功能，其结构包括：报文产生模块，用来产生测试激励报文；报文产生模块包含一TXT_GEN模块，用于将激励文件保存为二进制格式文件；所述TXT_GEN模块设置有Data_gen.v和Data_exp.v；Data_gen.v用来保存报文产生的原始报文，Data_exp.v用来保存经过待测设计处理后的期望得到的结果报文；待测设计，指链路层接口模块，用来处理激励报文；报文检查摸块，用来接收待测设计输出的结果报文；报文检查摸块同样包含一TXT_GEN模块，用于将接收到的结果报文保存为二进制格式文件Data_rcv.v；通过对比所述Data_exp.v与Data_rcv.v文件，来检查所述链路层接口模块的测试是否符合预期，完成芯片链路层验证。

【技术特征摘要】
1.使用二进制保存激励和仿真结果的链路层验证平台，其特征在于，所述验证平台使用Verilog语言编写，利用生成二进制格式文件验证芯片链路层功能，其结构包括：报文产生模块，用来产生测试激励报文；报文产生模块包含一TXT_GEN模块，用于将激励文件保存为二进制格式文件；所述TXT_GEN模块设置有Data_gen.v和Data_exp.v；Data_gen.v用来保存报文产生的原始报文，Data_exp.v用来保存经过待测设计处理后的期望得到的结果报文；待测设计，指链路层接口模块，用来处理激励报文；报文检查摸块，用来接收待测设计输出的结果报文；报文检查摸块同样包含一TXT_GEN模块，用于将接收到的结果报文保存为二进制格式文件Data_rcv.v；通过对比所述Data_exp.v与Data_rcv.v文件，来检查所述链路层接口模块的测试是否符合预期，完成芯片链路层验证。2.根据权利要求1所述使用二进制保存激励和仿真结果的链路层验证平台，其特征在于，所述待测设计采用QPI协议的链路层接口模块；所述报文产生模块根据QPI协议的链路层数据格式，产生多种Flit报文；在产生多种Flit报文的同时，按照顺序生成Data_gen.v文件，记录报文的生产；根据上述多种Flit报文经过待测设计的处理及预期，编写Verilogtask同时将预期结果写入Data_exp.v。3.根据权利要求2所述使用二进制保存激励和仿真结果的链路层验证平台，其特征在于，所述报文产生模块的TXT_GEN模块能够保存多组文件；所述Data_gen.v和Data_exp.v所保存的报文文件针对于所述链路层接口模块的某一路通道；所述报文检查摸块的TXT_GEN模块，将所述链路层接口模块每一通道的输出保存成为一个结果文件。4.根据权利要求3所述使用二进制保存激励和仿真结果的链路层验证平台，其特征在于，所述报文检查模块按照顺序将链路层接口模块每一路通道接收到的结果分别保存成Data_rcv.v文件；所述Data_rcv.v文件名称前缀与所述Data_exp.v名称保持一定关联。5.根据权利要求4所述使用二进制保存激励和仿真结果的链路层验证平台，其特征在于，采用常用文件对比软件进行Data_exp.v与Data_rcv.v文件对比；当结果报文不符合预期时，通过Data_gen.v文件进行异常报文的位置定位。6.使用二进制保存激励和仿真结果的链路层验证方法，其特征在于，使用Verilog语言编写测试平台,利用生...

【专利技术属性】
技术研发人员：符云越，
申请(专利权)人：郑州云海信息技术有限公司，
类型：发明
国别省市：河南,41