一种超低功耗的电压基准电路制造技术

本发明专利技术属于电子电路技术领域，具体的说是涉及一种超低功耗的电压基准电路。本发明专利技术针对现有带隙基准不能工作在超低工作电压的问题，提出了一种新型的可工作在0.45V的超低功耗电压基准电路。本发明专利技术的技术方案是，一种可工作在0.45V的超低压超低功耗电压基准电路，包括偏置电流模块、高、低栅源电压产生模块和电压减法模块。本发明专利技术利用电压减法模块输出电压基准，并通过场效应晶体管结构参数的选择，降低电压基准的温度系数。本发明专利技术提出的一种可工作在0.45V的超低压超低功耗电压基准电路，可以工作在很低的电源电压下，功耗仅为几个纳瓦，不需要使用任何类型的双极型晶体管，可以采用标准CMOS工艺制成集成电路，这样使得其适用范围和灵活性得到显著改善。

【技术实现步骤摘要】
一种超低功耗的电压基准电路
本专利技术属于电子电路
，具体的说是涉及一种可工作在0.45V的超低压超低功耗电压基准电路。
技术介绍
电压基准电路是所有电子系统中不可或缺的一部分，在一些特殊的环境中不仅要求电压基准电路产生的电压不随电源电压和温度的变化而变化，同时还要求其以极低功耗工作在超低电源电压下。传统的带隙基准使用最为广泛，但是受其开启电压限制，不能工作在超低电源电压下。
技术实现思路
本专利技术的目的是为了解决现有带隙基准不能工作在超低工作电压的问题，提出了一种新型的可工作在0.45V的超低功耗电压基准电路。本专利技术的技术方案，可工作在0.45V的超低功耗电压基准电路，包括偏置电流模块、高、低栅源电压产生模块和电压减法模块；所述偏置电流模块包括第一PMOS管MP1、第二PMOS管MP2、第一NMOS管MN1、第二NMOS管MN2和电阻R；所述第一PMOS管MP1的源极接电源，其栅极接第二PMOS管MP2的漏极；第二PMOS管MP2的源极接电源，其栅极与漏极互连；第一NMOS管MN1的栅极和漏极互连，其漏极接第一PMOS管MP1的漏极，第一NMOS管MN1的源极接地；第二NOMS管MN2的漏极接第二PMOS管MP2的漏极，第二NOMS管MN2的栅极接第一PMOS管MP1的漏极，第二NOMS管MN2的源极通过电阻R后接地；其中，第一PMOS管MP1栅极、第二PMOS管MP2栅极和漏极的连接点为偏置电流模块的输出端，输出偏置电压VB1；所述高低栅源电压产生模块包括第三PMOS管MP3、第四PMOS管MP4、低阈值NMOS管MNLV和高阈值NMOS管MNHV；所述第三PMOS管MP3的源极接电源，其栅极接偏置电压VB1；所述第四PMOS管MP4的源极接电源，其栅极接偏置电压VB1；所述低阈值NMOS管MNLV的漏极接第三PMOS管MP3的漏极，低阈值NMOS管MNLV的栅极与漏极互连，其源极接地；所述高阈值NMOS管MNHV的漏极接第四PMOS管MP4的漏极，高阈值NMOS管MNHV的栅极和漏极互连，其源极接地；所述电压减法模块包括第五PMOS管MP5、第三NMOS管MN3、第四NMOS管MN4；所述第五PMOS管MP5的源极接电源，其栅极接偏置电压VB1；所述第三NMOS管MN3的漏极接第五PMOS管MP5的漏极，第三NMOS管MN3的漏极接第四PMOS管MP4的漏极；所述第四NMOS管MN4的漏极接第三NMOS管MN3的源极，第四NMOS管MN4的栅极接第三PMOS管MP3的漏极，第四NMOS管MN4的源极接地；所述第三NMOS管MN3源极与第四NMOS管MN4漏极的连接点为电压基准电路的输出端，输出基准电压VREF。。本专利技术的可工作在0.45V的超低功耗电压基准电路可用于制作成集成电路，所述集成电路采用标准CMOS工艺制作。本专利技术的有益效果为，本专利技术的一种可工作在0.45V的超低功耗电压基准电路，与现有带隙基准相比，最低工作电压方面，其可工作的最低电压达到0.45V；在实现工艺方面，其可以使用标准CMOS工艺实现；功耗方面，其功耗仅为几个纳瓦，远远低于传统的带隙基准的功耗。附图说明图1本专利技术电路结构框图；图2本专利技术所提出的偏置电流模块电路结构图；图3本专利技术所提出的高、低栅源电压产生模块电路结构图；图4本专利技术所提出电压减法模块电路结构图。具体实施方式下面结合附图对本专利技术的具体实施方式进行描述本专利技术一种新型的可工作在0.45V的超低功耗电压基准电路结构如图1所示，由偏置电流模块、高低栅源电压产生模块和电压减法模块构成。下面分别描述模块的电路结构及连接关系。如图2所示，偏置电流模块电路结构包括PMOS管MP1、PMOS管MP2、NMOS管MN1、NMOS管MN2和电阻R。MN1和MN2工作在亚阈值区，他们的栅源电压之差是一个与温度成正比(PTAT，Proportionaltoabsolutetemperature)的电压，该栅源电压之差正好作用在电阻R上，将此PTAT电压转换成PTAT电流IBIAS。偏置电流模块中，电路具体连接关系如图2所示。PMOS管MP1的源极连接电源电压VDD，漏极连接NMOS管MN1的漏极和NMOS管MN1、NMOS管MN2的栅极；PMOS管MP2的源极连接电源电压VDD，栅极与漏极相连输出偏置电压VB1，并且连接PMOS管MP1的栅极和NMOS管MN2的漏极；NMOS管MN1的源极连接地电位VSS；NMOS管MN2的源极连接电阻R的上端；电阻R的下端连接地电位VSS。如图3所示，高、低栅源电压产生模块包括PMOS管MP3、PMOS管MP4、NMOS管MNLV和NMOS管MNHV。MP3和MP4用于提供电流，MNLV为低阈值NMOS管，其阈值电压为VTH1，MNHV为高阈值NMOS，其阈值电压为VTH2，MNLV和MNHV均工作在亚阈值区，用于产生两个与温度成反比(CTAT，Complementarytoabsolutetemperature)的栅源电压VGS1、VGS2：其中m是亚阈值斜率因子，VT是热点压，μn是电子迁移率，k1，k2分别是MP3和MP4提供的电流与偏置电流的倍数，(W/L)1、(W/L)2分别为MNLV和MNHV的宽长比。高、低栅源电压产生模块中，电路连接关系如图3所示。PMOS管MP3的源极连接电源电压VDD，漏极连接NMOS管MNLV的栅极和漏极，并且输出电压VGS1，栅极与偏置电压VB1连接；PMOS管MP4的源极连接电源电压VDD，漏极连接NMOS管MNHV的栅极和漏极，并且输出电压VGS2；NMOS管MNLV的漏极连接地电位VSS；NMOS管MNHV的漏极连接地电位VSS。如图4所示，电压减法模块包括PMOS管MP5、NMOS管MN3、NMOS管MN4。MP5用于提供电流。MN3和MN4均为低阈值NMOS管，均工作于亚阈值区。电路连接关系如图4所示，PMOS管MP5的源极连接电源电压VDD，漏极连接NMOS管MN3的漏极，栅极连接偏置电压VB1；NMOS管MN3栅极连接电压VGS2，源极连接NMOS管MN4的漏极，并且输出基准电压VREF；NMOS的源极连接地电位VSS，栅极连接电压VGS1。MN3的栅源电压VGS3可表示为：MN4的栅源电压VGS4可表示为：可得：代入VGS1、VGS2可得：由于阈值电压可分别表示为：VTH1(T)＝VTH1(T0)+Kth1(T-T0)VTH2(T)＝VTH2(T0)+Kth2(T-T0)则进一步化简得：对其求一阶导数得：上式选取合适的可使其等于0，即得到不随温度变化而变化的电压。其中K为波兹曼常数，等于1.38×10^-23J/K，q是单位电荷量，等于1.6×10C；VTH1(T0)、VTH2(T0)分别为MNLV和MNHV在温度T0时的阈值电压，Kth2、Kth1分别为VTH1、VTH2的温度系数，以上参数均可在工艺手册中查找到。本专利技术中VTH1(T0)、VTH2(T0)分别为292mV和455mV，k1，k2分别为2和5，(W/L)1、(W/L)2均为2μm/10μm，(W/L)3、(W/L)4分别为2μm/10μm和3.5μm/10μm。本专利技术所提出的一种一种可工作在0.45V的超低功耗电压基准电本文档来自技高网...

【技术保护点】
一种超低功耗的电压基准电路，包括偏置电流模块、高低栅源电压产生模块和电压减法模块，其特征在于：所述偏置电流模块包括第一PMOS管MP1、第二PMOS管MP2、第一NMOS管MN1、第二NMOS管MN2和电阻R；所述第一PMOS管MP1的源极接电源，其栅极接第二PMOS管MP2的漏极；第二PMOS管MP2的源极接电源，其栅极与漏极互连；第一NMOS管MN1的栅极和漏极互连，其漏极接第一PMOS管MP1的漏极，第一NMOS管MN1的源极接地；第二NOMS管MN2的漏极接第二PMOS管MP2的漏极，第二NOMS管MN2的栅极接第一PMOS管MP1的漏极，第二NOMS管MN2的源极通过电阻R后接地；其中，第一PMOS管MP1栅极、第二PMOS管MP2栅极和漏极的连接点为偏置电流模块的输出端，输出偏置电压VB1；所述高低栅源电压产生模块包括第三PMOS管MP3、第四PMOS管MP4、低阈值NMOS管MNLV和高阈值NMOS管MNHV；所述第三PMOS管MP3的源极接电源，其栅极接偏置电压VB1；所述第四PMOS管MP4的源极接电源，其栅极接偏置电压VB1；所述低阈值NMOS管MNLV的漏极接第三PMOS管MP3的漏极，低阈值NMOS管MNLV的栅极与漏极互连，其源极接地；所述高阈值NMOS管MNHV的漏极接第四PMOS管MP4的漏极，高阈值NMOS管MNHV的栅极和漏极互连，其源极接地；所述电压减法模块包括第五PMOS管MP5、第三NMOS管MN3、第四NMOS管MN4；所述第五PMOS管MP5的源极接电源，其栅极接偏置电压VB1；所述第三NMOS管MN3的漏极接第五PMOS管MP5的漏极，第三NMOS管MN3的漏极接第四PMOS管MP4的漏极；所述第四NMOS管MN4的漏极接第三NMOS管MN3的源极，第四NMOS管MN4的栅极接第三PMOS管MP3的漏极，第四NMOS管MN4的源极接地；所述第三NMOS管MN3源极与第四NMOS管MN4漏极的连接点为电压基准电路的输出端，输出基准电压VREF。...

【技术特征摘要】
1.一种超低功耗的电压基准电路，包括偏置电流模块、高低栅源电压产生模块和电压减法模块，其特征在于：所述偏置电流模块包括第一PMOS管MP1、第二PMOS管MP2、第一NMOS管MN1、第二NMOS管MN2和电阻R；所述第一PMOS管MP1的源极接电源，其栅极接第二PMOS管MP2的漏极；第二PMOS管MP2的源极接电源，其栅极与漏极互连；第一NMOS管MN1的栅极和漏极互连，其漏极接第一PMOS管MP1的漏极，第一NMOS管MN1的源极接地；第二NOMS管MN2的漏极接第二PMOS管MP2的漏极，第二NOMS管MN2的栅极接第一PMOS管MP1的漏极，第二NOMS管MN2的源极通过电阻R后接地；其中，第一PMOS管MP1栅极、第二PMOS管MP2栅极和漏极的连接点为偏置电流模块的输出端，输出偏置电压VB1；所述高低栅源电压产生模块包括第三PMOS管MP3、第四PMOS管MP4、低阈值NMOS管MNLV和高阈值NMOS管MNHV；所述第三PMOS管M...

【专利技术属性】
技术研发人员：伍伟，陈勇，赵麟，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：四川,51