一种抑制基准电路电压漂移的电路及方法技术

本发明专利技术公开了一种抑制基准电路电压漂移的电路及方法，包括FPGA集成电路及与之相连的电压抑制“感应端”与“回传端”集成电路；FPGA集成电路包括第一FPGA及第二FPGA，所述电压抑制“感应端”与“回传端”集成电路包括第一FPGA中作为标准电压输入的感应端及为第一FPGA中作为恒流源电路输入电压采样的回传端，所述感应端与回传端之间存在电压差时第一FPGA回传一个控制信号给第二FPGA来消除电压差。本发明专利技术相对于以前的电路装置具有消除了基准电路电压漂移对恒流源电路电流输出造成的影响，使电流输出精度高、稳定性高、可靠性高等优点。

【技术实现步骤摘要】
一种抑制基准电路电压漂移的电路及方法
本专利技术涉及电路
，特别是涉及一种抑制基准电路电压漂移的电路及方法。
技术介绍
在数字万用表对电阻的高精度测试中，需要用到高稳、高精度恒流源输出准确测试电流，完成对电阻的高精度测试，但在实际电路设计中受基准电路电压漂移的影响导致输入到恒流源电路的电压不稳，恒流源输出的电流会出现偏差，导致万用表对电阻的测试精度受影响。可见，数字万用表对电阻的高精度测试中准确度低的一个主要原因是没有消除基准电路电压漂移对恒流源输出电流的影响造成的。综上所述，对于现有技术中存在“无法消除基准电路电压漂移对恒流源电路输出电流的影响，影响到恒流源输出电流的精度和稳定度”的问题，尚缺乏有效的解决方案。
技术实现思路
为了解决现有技术的不足，本专利技术提供了一种抑制基准电路电压漂移的电路，本方法采用只关注基准电路输出标准电压误差的方式，提高了恒流源输出测试电流的精度，有效的解决了基准电路电压漂移对恒流源输出电流的影响。一种抑制基准电路电压漂移的电路，包括FPGA集成电路及与之相连的电压抑制“感应端”与“回传端”集成电路；所述FPGA集成电路包括第一FPGA及第二FPGA，所述电压抑制“感应端”与“回传端”集成电路包括第一FPGA中作为标准电压输入的感应端及为第一FPGA中作为恒流源电路输入电压采样的回传端，所述感应端与回传端之间存在电压差时第一FPGA回传一个控制信号给第二FPGA来消除电压差。进一步的，所述FPGA集成电路与电压抑制“感应端”与“回传端”集成电路通过信号线相连。进一步的，所述FPGA集成电路与电压抑制“感应端”与“回传端”集成电路均焊接在多层印制板，通过多层印制板连线使FPGA集成电路与电压抑制“感应端”与“回传端”集成电路的对应管脚连接在一起。进一步的，为保证信号线传输的整体性，所述多层印制板共有4个导电层，顶层和底层定义为地平面，中间两层定义为走线层，所述FPGA集成电路的地和电压抑制“感应端”与“回传端”集成电路的地分别与多层印制板的前后接地平面焊接在一起。进一步的，所述FPGA集成电路与电压抑制“感应端”与“回传端”集成电路的连线长度一致，确保信号传输保持同步。进一步的，一种抑制基准电路电压漂移的方法，包括：第一FPGA的一个输入引脚作为标准电压输入，为电压抑制“感应端”与“回传端”集成电路的感应端；第一FPGA另外两个输入引脚作为恒流源电路输入电压采样，为电压抑制感应端与回传端集成电路的回传端；感应端与回传端之间，只要有电压差，第一FPGA回传一个控制信号给第二FPGA，用来消除电压差。与现有技术相比，本专利技术的有益效果是：本方案采用电压抑制“感应端”与“回传端”的电路方法，由于本方法电路只关注基准电路输出电压差，克服了基准电路电压漂移造成对恒流源输出电流的影响，使得万用表对电阻的测试达到了很高的准确度。本专利技术消除了基准电路电压温漂对恒流源输出电流的影响，提高了数字万用表恒流源输出测试电流精度，实现了数字万用表对电阻的高准确度测试。本专利技术相对于以前的电路装置具有消除了基准电路电压漂移对恒流源电路电流输出造成的影响，使电流输出精度高、稳定性高、可靠性高等优点。附图说明构成本申请的一部分的说明书附图用来提供对本申请的进一步理解，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。图1本专利技术的整体框图；图2为本专利技术的具体电路图；图中，(1)是FPGA集成电路，(2)是多层印制板，(3)是电压抑制“感应端”与“回传端”集成电路。具体实施方式应该指出，以下详细说明都是例示性的，旨在对本申请提供进一步的说明。除非另有指明，本文使用的所有技术和科学术语具有与本申请所属
的普通技术人员通常理解的相同含义。需要注意的是，这里所使用的术语仅是为了描述具体实施方式，而非意图限制根据本申请的示例性实施方式。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式，此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合。正如
技术介绍
所介绍的，现有技术中存在无法消除基准电路电压漂移对恒流源电路输出电流的影响，影响到恒流源输出电流的精度和稳定度的问题，为了解决如上的技术问题，本申请提出了一种抑制基准电路电压漂移的电路。本申请的一种典型的实施方式中，如图1所示，提供了一种抑制基准电路电压漂移的电路，包括：(1)是FPGA集成电路用于基准电路电压输出与内部设定标准值进行比较，其中，基准电路输出电压，与FPGA内部设定值进行比较，(2)是多层印制板，(3)是电压抑制“感应端”与“回传端”集成电路(1)和(3)焊接在(2)上，通过印制板连线使FPGA与基准电路电压抑制“感应端”和“回传端”集成开关电路的对应管脚连接在一起。印制板共有4个导电层，顶层和底层定义为地平面，中间两层定义为走线层，为保证信号线传输的整体性，FPGA的地和电压抑制“感应端”与“回传端”集成电路地分别与印制板的前后接地平面焊接在一起，保证与接地屏蔽层接触良好，FPGA集成电路到电压抑制“感应端”与“回传端”集成开关电路的连线长度都保持严格一致，使信号传输保持同步。电路图如图2所示，FPGA1、FPGA2替代了传统比较器元件。图2中器件的具体连接关系是：U1和U2两个集成电路，U1的2脚与N30B的7脚相连，3、4脚与N30A的3脚相连；U2的2、3脚与U30A的1脚相连，7、8脚与N31A的3脚相连，5脚与U31B的7脚相连。其中，U1的第2脚为标准电压输入是“感应端”，在第3脚与第4脚为恒流源电路输入电压采样回传端，形成了电路“回传端”；而“感应端”第2脚与3脚(或4脚)之间，只要有电压差，U1的第6脚就会回传一个控制信号给U2的第6脚，用来消除电压差。因这里关注的仅是基准电路输出电压与标准电压差，因此达到了不影响基准电流精度和稳定度的效果又能消除基准电路电压温漂带来的影响。U1和U2集成电路比较器与“感应端”和“回传端”集成电路都是多管脚集成电路，通过集成电路管脚与印制板焊盘焊接在一起，用于与印制板结构体的固定连接。本电路装置具有性能可靠、能够消除基准电路电压温漂对恒流源电路输出电流影响的优点。本申请中FPGA集成电路与“感应端”和“回传端”集成开关电路焊接在多层印制板一侧，两个集成电路的地与印制板上定义的地平面良好连接，“感应端”和“回传端”信号线在印制板上等距离传输，印制板的顶层和底层是完全的地平面。一侧是FPGA集成电路，另一侧是“感应端”和“回传端”的输出电压调节控制集成电路。两个集成电路的地与信号连接印制板的地平面良好接触，信号在印制板上的传输距离等长。本专利技术相对于以前的电路装置具有消除了基准电路电压漂移对恒流源电路电流输出造成的影响，使电流输出精度高、稳定性高、可靠性高等优点。以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。本文档来自技高网...

【技术保护点】
一种抑制基准电路电压漂移的电路，其特征是，包括FPGA集成电路及与之相连的电压抑制“感应端”与“回传端”集成电路；所述FPGA集成电路包括第一FPGA及第二FPGA，所述电压抑制“感应端”与“回传端”集成电路包括第一FPGA中作为标准电压输入的感应端及为第一FPGA中作为恒流源电路输入电压采样的回传端，所述感应端与回传端之间存在电压差时第一FPGA回传一个控制信号给第二FPGA来消除电压差。

【技术特征摘要】
1.一种抑制基准电路电压漂移的电路，其特征是，包括FPGA集成电路及与之相连的电压抑制“感应端”与“回传端”集成电路；所述FPGA集成电路包括第一FPGA及第二FPGA，所述电压抑制“感应端”与“回传端”集成电路包括第一FPGA中作为标准电压输入的感应端及为第一FPGA中作为恒流源电路输入电压采样的回传端，所述感应端与回传端之间存在电压差时第一FPGA回传一个控制信号给第二FPGA来消除电压差。2.如权利要求1所述的一种抑制基准电路电压漂移的电路，其特征是，所述FPGA集成电路与电压抑制“感应端”与“回传端”集成电路通过信号线相连。3.如权利要求1所述的一种抑制基准电路电压漂移的电路，其特征是，所述FPGA集成电路与电压抑制“感应端”与“回传端”集成电路均焊接在多层印制板，通过多层印制板连线使FPGA集成电路与电压抑制“感应端”与“回传端”集成电路的对应...

【专利技术属性】
技术研发人员：姜付彬，王刚，
申请(专利权)人：中国电子科技集团公司第四十一研究所，
类型：发明
国别省市：山东,37