基于FPGA的弱光纤光栅高速解调装置及方法制造方法及图纸

技术编号:17777174 阅读:47 留言:0更新日期:2018-04-22 04:30
本发明专利技术公开了一种基于FPGA的弱光纤光栅高速解调装置及方法,该装置利用FPGA并行处理多通道数据,并对每个通道进行并行流水处理,该装置包括ADC器件和FPGA器件,FPGA器件的每个通道均包括:ADC采样模块,用于接收ADC器件的数据,通过脉冲上升沿触发采集n个数据,每个周期内有m个脉冲,一个周期内每个通道采集m×n个数据;数据累加模块,用于将采集的数据按列进行累加;光栅定位模块,用于对累加和序列进行寻峰;光谱拼接模块,用于根据光栅空间位置信息从每个光栅空间位置处提取各自的光谱;波长解调及发送模块,用于对光栅光谱进行寻峰得到各个光栅的波长并将解调结果发送出去。

【技术实现步骤摘要】
基于FPGA的弱光纤光栅高速解调装置及方法
本专利技术涉及光纤光栅传感领域,尤其涉及一种基于FPGA的弱光纤光栅高速解调装置及方法。
技术介绍
弱光纤光栅由于具有复用能力强、串扰小、性价比高等优势,在火灾报警、安全围栏等传感监测领域具有广泛应用。弱光纤光栅传感网络探测距离长、空间分辨率高,需要存储和处理的数据量非常大,现在传统顺序处理的方法是通过数据采集单元采集数据,将采集的数据存储再传输给数据处理单元进行解调处理,但这样采集数据的存储以及数据采集单元与数据处理单元之间的数据传输成为进一步提高弱光纤光栅传感距离、传感密度以及解调速度的瓶颈。FPGA拥有并行处理的优势,其巨大的逻辑资源可以实现解调算法的并行处理和流水处理,这样可以实现弱光纤光栅的高速、多通道、长距离的解调。
技术实现思路
本专利技术针对现有技术中弱光纤光栅解调效率低以及资源消耗大,提供一种基于FPGA的高速、多通道、长距离的解调方法。本专利技术解决其技术问题所采用的技术方案是:提供一种基于FPGA的弱光纤光栅高速解调装置,其特征在于,该装置利用FPGA并行处理多通道数据,并对每个通道进行并行流水处理,该装置包括ADC器件和FPGA器件;ADC器件用于将弱光纤光栅模拟信号转换为离散的数字信号;FPGA器件的每个通道均包括:ADC采样模块,用于接收ADC器件的数据,用于通过脉冲上升沿触发采集n个数据,每个数据对应不同空间位置的反射信号,每个周期内有m个脉冲,每个脉冲对应不同的扫描波长,一个周期内每个通道采集m×n个数据:脉冲1:{x11,x12,…,x1n}脉冲2:{x21,x22,…,x2n}…脉冲m:{xm1,xm2,…,xmn};数据累加模块,用于将采集的数据按列进行累加si=x1i+x2i+…+xmi,i=1,2,3…n,得到累加和序列{s1,s2,…,sn}。光栅定位模块,用于对累加和序列{s1,s2,…,sn}进行寻峰,得到各个光栅的空间位置信息{p1,p2,…,pk},其中k为光栅个数,且n≥2k;光谱拼接模块,用于根据光栅空间位置信息{p1,p2,…,pk}从每个光栅空间位置处提取各自的光谱:光栅1:{x1p1,x2p1,…,xmp1}光栅2:{x1p2,x2p2,…,xmp2}…光栅k:{x1pk,x2pk,…,xmpk};波长解调及发送模块,用于对光栅光谱{x1p1,x2p1,…,xmp1},{x1p2,x2p2,…,xmp2},…,{x1pk,x2pk,…,xmpk}进行寻峰得到各个光栅的波长{λ1,λ2,…λk},并将解调结果包括光栅空间位置信息{p1,p2,…,pk}和光栅波长{λ1,λ2,…λk}发送出去。本专利技术还提供一种基于FPGA的弱光纤光栅高速解调方法,包括以下步骤:利用FPGA并行处理多通道数据,并对每个通道进行并行流水处理,具体包括:S1、通过FPGA器件接收ADC器件的当前周期的采样数据,脉冲上升沿触发采集n个数据,每个数据对应不同空间位置的反射信号,每个周期内有m个脉冲,每个脉冲对应不同的扫描波长,一个周期内每个通道采集m×n个数据:脉冲1:{x11,x12,…,x1n}脉冲2:{x21,x22,…,x2n}…脉冲m:{xm1,xm2,…,xmn};S2、进行S1步骤的同时,将当前周期采集的数据按列进行累加si=x1i+x2i+…+xmi,i=1,2,3…n,得到累加和序列{s1,s2,…,sn}。S3、对当前周期的累加和序列{s1,s2,…,sn}进行寻峰,得到各个光栅的空间位置信息{p1,p2,…,pk},其中k为光栅个数,且n≥2k;S4、进行S1和S2步骤的同时,根据上个周期的光栅空间位置信息{p1,p2,…,pk}从每个光栅空间位置处提取各自的光谱:光栅1:{x1p1,x2p1,…,xmp1}光栅2:{x1p2,x2p2,…,xmp2}…光栅k:{x1pk,x2pk,…,xmpk};S5、进行S3步骤的同时,对光栅光谱{x1p1,x2p1,…,xmp1},{x1p2,x2p2,…,xmp2},…,{x1pk,x2pk,…,xmpk}进行寻峰得到各个光栅的波长{λ1,λ2,…λk},并将解调结果包括光栅空间位置信息{p1,p2,…,pk}和光栅波长{λ1,λ2,…λk}发送出去。本专利技术还提供了一种计算机可读存储介质,其具有可被处理器执行的计算机程序,该计算机程序执行上述技术方案的基于FPGA的弱光纤光栅高速解调方法的步骤。本专利技术产生的有益效果是:本专利技术通过利用FPGA并行流水处理的优势,解决了弱光纤光栅解调的数据存储和传输的瓶颈问题,实现弱光纤光栅的高速、多通道、长距离的解调。附图说明下面将结合附图及实施例对本专利技术作进一步说明,附图中:图1是本专利技术实施例基于FPGA的弱光纤光栅高速解调方法的总体方案图。图2是本专利技术实施例FPGA并行流水处理时序图。图3是本专利技术实施例FPGA数据存储示意图。图4是本专利技术实施例FPGA数据传输示意图。具体实施方式为了使本专利技术的目的、技术方案及优点更加清楚明白,以下结合附图及实施例,对本专利技术进行进一步详细说明。应当理解,此处所描述的具体实施例仅用以解释本专利技术,并不用于限定本专利技术。本专利技术实施例基于FPGA的弱光纤光栅高速解调方法,包括以下步骤:利用FPGA并行处理多通道数据,并对每个通道进行并行流水处理,具体包括:S1、通过FPGA器件接收ADC器件的当前周期的采样数据,脉冲上升沿触发采集n个数据,每个数据对应不同空间位置的反射信号,每个周期内有m个脉冲,每个脉冲对应不同的扫描波长,一个周期内每个通道采集m×n个数据:脉冲1:{x11,x12,…,x1n}脉冲2:{x21,x22,…,x2n}…脉冲m:{xm1,xm2,…,xmn};S2、进行S1步骤的同时,将当前周期采集的数据按列进行累加si=x1i+x2i+…+xmi,i=1,2,3…n,得到累加和序列{s1,s2,…,sn}。S3、对当前周期的累加和序列{s1,s2,…,sn}进行寻峰,得到各个光栅的空间位置信息{p1,p2,…,pk},其中k为光栅个数,且n≥2k;S4、进行S1和S2步骤的同时,根据上个周期的光栅空间位置信息{p1,p2,…,pk}从每个光栅空间位置处提取各自的光谱:光栅1:{x1p1,x2p1,…,xmp1}光栅2:{x1p2,x2p2,…,xmp2}…光栅k:{x1pk,x2pk,…,xmpk};S5、进行S3步骤的同时,对光栅光谱{x1p1,x2p1,…,xmp1},{x1p2,x2p2,…,xmp2},…,{x1pk,x2pk,…,xmpk}进行寻峰得到各个光栅的波长{λ1,λ2,…λk},并将解调结果包括光栅空间位置信息{p1,p2,…,pk}和光栅波长{λ1,λ2,…λk}发送出去。如图1所示,本专利技术实施例的基于FPGA的弱光纤光栅高速解调装置利用FPGA并行处理多通道数据,并对每个通道进行并行流水处理,该装置包括ADC器件和FPGA器件;ADC器件用于将弱光纤光栅模拟信号转换为离散的数字信号;FPGA器件包括多个通道,每个通道均包括ADC采样模块1、数据累加模块2、光栅定位模块3、光谱拼接模块4、波长解调及发送模块5。该装置利用FPGA并行处理多通道数据,并对每个通道进行并行流本文档来自技高网...
基于FPGA的弱光纤光栅高速解调装置及方法

【技术保护点】
一种基于FPGA的弱光纤光栅高速解调装置,其特征在于,该装置利用FPGA并行处理多通道数据,并对每个通道进行并行流水处理,该装置包括ADC器件和FPGA器件;ADC器件用于将弱光纤光栅模拟信号转换为离散的数字信号;FPGA器件包括多个通道,每个通道均包括:ADC采样模块,用于接收ADC器件的数据,通过脉冲上升沿触发采集n个数据,每个数据对应不同空间位置的反射信号,每个周期内有m个脉冲,每个脉冲对应不同的扫描波长,一个周期内每个通道采集m×n个数据:脉冲1:{x11,x12 ,…,x1n}脉冲2:{x21,x22 ,… ,x2n}…脉冲m:{xm1,xm2 ,… ,xmn};数据累加模块,用于将采集的数据按列进行累加si= x1i+ x2i+…+ xmi,i=1,2,3…n,得到累加和序列{ s1,s2 ,… ,sn};光栅定位模块,用于对累加和序列{ s1,s2 ,… ,sn}进行寻峰,得到各个光栅的空间位置信息{ p1,p2 ,… ,pk},其中k为光栅个数,且n≥2k;光谱拼接模块,用于根据光栅空间位置信息{ p1,p2 ,…,pk}从每个光栅空间位置处提取各自的光谱:光栅1:{x1p1,x2p1 ,… ,xmp1}光栅2:{x1p2,x2p2 ,… ,xmp2}…光栅k: {x1pk,x2pk ,… ,xmpk};波长解调及发送模块,用于对光栅光谱{x1p1,x2p1 ,… ,xmp1},{x1p2,x2p2 ,… ,xmp2},… ,{x1pk,x2pk ,… ,xmpk}进行寻峰得到各个光栅的波长 {λ1,λ2,…λk},并将解调结果包括光栅空间位置信息{ p1,p2 ,…,pk}和光栅波长 {λ1,λ2,…λk}发送出去。...

【技术特征摘要】
1.一种基于FPGA的弱光纤光栅高速解调装置,其特征在于,该装置利用FPGA并行处理多通道数据,并对每个通道进行并行流水处理,该装置包括ADC器件和FPGA器件;ADC器件用于将弱光纤光栅模拟信号转换为离散的数字信号;FPGA器件包括多个通道,每个通道均包括:ADC采样模块,用于接收ADC器件的数据,通过脉冲上升沿触发采集n个数据,每个数据对应不同空间位置的反射信号,每个周期内有m个脉冲,每个脉冲对应不同的扫描波长,一个周期内每个通道采集m×n个数据:脉冲1:{x11,x12,…,x1n}脉冲2:{x21,x22,…,x2n}…脉冲m:{xm1,xm2,…,xmn};数据累加模块,用于将采集的数据按列进行累加si=x1i+x2i+…+xmi,i=1,2,3…n,得到累加和序列{s1,s2,…,sn};光栅定位模块,用于对累加和序列{s1,s2,…,sn}进行寻峰,得到各个光栅的空间位置信息{p1,p2,…,pk},其中k为光栅个数,且n≥2k;光谱拼接模块,用于根据光栅空间位置信息{p1,p2,…,pk}从每个光栅空间位置处提取各自的光谱:光栅1:{x1p1,x2p1,…,xmp1}光栅2:{x1p2,x2p2,…,xmp2}…光栅k:{x1pk,x2pk,…,xmpk};波长解调及发送模块,用于对光栅光谱{x1p1,x2p1,…,xmp1},{x1p2,x2p2,…,xmp2},…,{x1pk,x2pk,…,xmpk}进行寻峰得到各个光栅的波长{λ1,λ2,…λk},并将解调结果包括光栅空间位置信息{p1,p2,…,pk}和光栅波长{λ1,λ2,…λk}发送出去。2.一种基于FPGA的弱光纤光栅高速解调方...

【专利技术属性】
技术研发人员:钱磊董雷李凯
申请(专利权)人:武汉理工光科股份有限公司
类型:发明
国别省市:湖北,42

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1