一种数字高清摄像头模组系统电路技术方案

本实用新型专利技术公开了一种数字高清摄像头模组系统电路，该系统电路包括视频信号处理芯片电路，视频信号处理芯片电路能够将视频信号精确处理，使处理后的图像传输出高品质无损图像。视频信号处理芯片电路中的芯片型号可以选择合适的型号，优选的芯片型号为NS2521视频信号处理芯片。本实用新型专利技术数字高清摄像头模组系统电路能够将视频信号精确处理，使处理后的图像传输出高品质无损图像。数字高清摄像头模组系统电路中设置有3组电源电路，3组电源电路的输入电源都是12V，其输出端分别是1.5V、1.2V、3.3V，通过对不同的模块进行供电来达到省电的目的。

【技术实现步骤摘要】
一种数字高清摄像头模组系统电路
本技术涉及摄像头
，具体的说是涉及一种数字高清摄像头模组系统电路。
技术介绍
目前市场上的摄像头基本以数字摄像头为主，而数字摄像头中又以使用新型数据传输接口的USB数字摄像头为主，当前大部分都是这种产品。除此之外还有一种与视频采集卡配合使用的产品，但还不是主流。由于个人电脑的迅速普及，模拟摄像头的整体成本较高，而且不能满足BSV液晶拼接屏接口等原因，USB接口的传输速度远远高于串口、并口的速度，因此市场USB接口的数字摄像头。模拟摄像头可和视频采集卡或者USB视频采集卡配套使用，很方便的跟电脑连接使用，典型应用是一般的录像监控。而作为安防监控领域最重要的一个器件之一，摄像头从早先的CCD到现在CMOS低功耗，从原先的CIF低分辨率到现在全高清1080P，都随着材料工艺和视频电子技术的发展得到了极大的发展，也使得应用越来越广泛，已经深入到人类的日常生活中。但是随着人们对视频图像要求越来越高，单一功能的摄像头已经无法满足人们的要求，因此具备生物识别技术、高清图像实时处理技术、自动调焦技术、高宽带的无线传输技术的复合型摄像头已经越来月得到市场的重视。目前，传统的视频传输在传输过程中图像质量会降低，需要提供一种视频处理电路来解决此类问题。
技术实现思路
针对现有技术中的不足，本技术要解决的技术问题在于提供了一种数字高清摄像头模组系统电路。为解决上述技术问题，本技术通过以下方案来实现：一种数字高清摄像头模组系统电路，该系统电路包括视频信号处理芯片电路，该视频信号处理芯片电路的：RSET引脚电性连接电阻R7，电阻R7的另一端电性连接电容CP16，电容CP16另一端接地；SDIO_P引脚端电性连接电阻R3，电阻R3的另一端连接电容C2、电阻R4，电阻R4的另一端连接电阻R5、电容C3，所述电阻R5的另一端连接视频信号处理芯片电路SDIO_N引脚端，所述电容C2的另一端连接电阻R1、电容C1、电感器L1、电阻R2，所述电阻R1、电容C1的另一端互连，连接后接地，所述电感器L1与电阻R2并联，并联后的另一端连接开关器U2；所述电容C3的另一端连接电阻R8、电容C4、电感器L2、电阻R6，所述电阻R8、电容C4的另端互连，连接后接地，所述电感器L2、电阻R6并联，并联后的另一端连接开关器U2,所述开关器U2的RC端连接电容C9，电容C9的另一端连接电阻R20，电阻R20的另一端接地；RESENT引脚端分别连接有电阻R10、电阻R19、电容C13，所述电阻R10接入3.3V电源，所述电容C13的另一端接地；UART_TX_DEBUG引脚端和UART_RX_DEBUG引脚端连接插接件CON25；12C_CK引脚端连接电阻R9、电阻R34；12C_DATA引脚连接电阻R10、电阻R33，所述电阻R10与所述电阻R9的另一端连接，连接后再连接有一电容CP10，电容CP10的另一端接地；XO引脚和XI引脚之间连接有电阻R32、晶振器Y1，所述电阻R32、晶振器Y1与XO引脚端连接端还连接有电容C22，电容C22的另一端接地；所述电阻R32、晶振器Y1与XI引脚的连接端还连接有电容C23，电容C23的另一端接地；NSPI_CS引脚连接存储电路；NSPI_DO引脚、NSPI_DI引脚、NSPI_CK引脚均连接有4.7K的电阻,三个4.7K的电阻另一端连接，连接后连接电容CP10，电容CP10的另一端接地；VSS端接地；AGC1_P引脚和AGC1_N引脚之间连接有电容CP2；AGC0_P引脚和AGC0_N引脚之间连接有电容CP1；PAD端接地；RESETN_OUT引脚端连接有电阻R14，电阻R14的另一端接地；UC_CHAIN_IN引脚端和UC_CHAIN_OUT引脚端分别连接10K电阻,10K电阻的另一端接地；CSIO_PCLK引脚端连接电阻R15；VDDBT引脚端连接电容CP14、电容CP15，还连接视频信号处理芯片电路的VDDC33引脚端和VDDA33引脚端，并接入3.3V电源；VDDIO引脚端、VDDC引脚端、VDDR引脚端、VDDA引脚端接入1.2V电源；VDDR引脚端连接有电容CP11、电容CP12，所述电容CP11、电容CP12另一端分别接地；VDDC引脚端分别连接有五个100nF电容，100nF电容的另一端互连，连接后接地；VDDA连接有电容CP13，电容CP13的另一端接地；VDDIO引脚端连接有电容CP3、电容CP4，电容CP3、电容CP4的另一端各自接地；VDDA33引脚端连接电容CP16，电容CP16的另一端接地；所述存储电路的SO引脚端连接视频信号处理芯片电路的SPI_DI引脚端，其WP#端连接电阻R22，电阻R22的另一端接入3.3V电源，存储电路的VDD端和HOLD#端互连，连接后接入3.3V电源和连接电容C14，电容C14的另一端接地；所述系统电路还包括高清摄像头控制电路，该高清摄像头控制电路包括3组电源电路、信号转换电路、存储电路、图像传感器电路；所述3组电源电路都是12V输入，其输出分别是1.5V、1.2V、3.3V；所述信号转换电路的电路中设置有发射器芯片，所述发射器芯片的：RSET引脚电性连接电阻R7，电阻R7的另一端电性连接电源的3.3V输入端；SDO_N引脚电性连接电阻R6，电阻R6另一端电性电性连接电容C9、电阻R5、3.3V电源输入端，电阻R5的另一端电性连接SDO_P引脚，电容C9另一端接地；RESETN引脚电性连接电容C12、电阻R8，所述电容C12另一端接地，电阻R8另一端接入3.3V电源；RSETN_OUT引脚电性连接电阻R10,电阻R10另一端接地；XO引脚与XI引脚之间电性连接有电阻R12、晶振器Y1，所述电阻R12、晶振器Y1与XI引脚电性连接的一端电性连接有电容C15，其与XO引脚电性连接的一端还电性连接有电容C16，电容C15、电容C16分别接地；12C_CK引脚与12C_DATA引脚之间电性连接电阻R13、电阻R14，所述电阻R13、电阻R14之间的节点电性连接发射器芯片的引脚VDDC33；所述存储电路的电路中设置有存储芯片，该存储芯片的：WP#引脚电性连接电阻R17，电阻R17另一端接入3.3V电源；VDD引脚和HOLD#引脚相互电性连接，电性连接后电性连接电容C40，并接入3.3V电源，电容C40另一端接地；所述图像传感器电路的电路中设置有图像传感器芯片，该图像传感器芯片的：XIN引脚和XOUT引脚之间电性连接有电阻R21、晶振器Y2，所述电阻R21、晶振器Y2与XIN引脚电性连接的一端还电性连接有电容C42，电容C42另一端接地，所述电阻R21、晶振器Y2与XOUT引脚电性连接的一端还电性连接有电容C43，电容C43接地；VDDIO接入3.3V电源；VDD的三个引脚接入1.5V电源；VDDL引脚、VDDA引脚、VDDP引脚、VDDA引脚互连，电性连接后接入3.3V电源；所述电源电路的电路中设置有电源管理IC，该电源管理IC的：VIN引脚与CE引脚之间电性连接有电阻R20，VIN引脚还电性连接有电容C41,并接入12V电源，所述电容C41另一端接地；GND引脚接地；BST引脚与LX引脚之间电性连接有电容本文档来自技高网...

【技术保护点】
一种数字高清摄像头模组系统电路，其特征在于：该系统电路包括视频信号处理芯片电路，该视频信号处理芯片电路的：RSET引脚电性连接电阻R7，电阻R7的另一端电性连接电容CP16，电容CP16另一端接地；SDIO_P引脚端电性连接电阻R3，电阻R3的另一端连接电容C2、电阻R4，电阻R4的另一端连接电阻R5、电容C3，所述电阻R5的另一端连接视频信号处理芯片电路SDIO_N引脚端，所述电容C2的另一端连接电阻R1、电容C1、电感器L1、电阻R2，所述电阻R1、电容C1的另一端互连，连接后接地，所述电感器L1与电阻R2并联，并联后的另一端连接开关器U2；所述电容C3的另一端连接电阻R8、电容C4、电感器L2、电阻R6，所述电阻R8、电容C4的另端互连，连接后接地，所述电感器L2、电阻R6并联，并联后的另一端连接开关器U2,所述开关器U2的RC端连接电容C9，电容C9的另一端连接电阻R20，电阻R20的另一端接地；RESENT引脚端分别连接有电阻R10、电阻R19、电容C13，所述电阻R10接入3.3V电源，所述电容C13的另一端接地；UART_TX_DEBUG引脚端和UART_RX_DEBUG引脚端连接插接件CON25；12C_CK引脚端连接电阻R9、电阻R34；12C_DATA引脚连接电阻R10、电阻R33，所述电阻R10与所述电阻R9的另一端连接，连接后再连接有一电容CP10，电容CP10的另一端接地；XO引脚和XI引脚之间连接有电阻R32、晶振器Y1，所述电阻R32、晶振器Y1与XO引脚端连接端还连接有电容C22，电容C22的另一端接地；所述电阻R32、晶振器Y1与XI引脚的连接端还连接有电容C23，电容C23的另一端接地；NSPI_CS引脚连接存储电路；NSPI_DO引脚、NSPI_DI引脚、NSPI_CK引脚均连接有4.7K的电阻,三个4.7K的电阻另一端连接，连接后连接电容CP10，电容CP10的另一端接地；VSS端接地；AGC1_P引脚和AGC1_N引脚之间连接有电容CP2；AGC0_P引脚和AGC0_N引脚之间连接有电容CP1；PAD端接地；RESETN_OUT引脚端连接有电阻R14，电阻R14的另一端接地；UC_CHAIN_IN引脚端和UC_CHAIN_OUT引脚端分别连接10K电阻,10K电阻的另一端接地；CSIO_PCLK引脚端连接电阻R15；VDDBT引脚端连接电容CP14、电容CP15，还连接视频信号处理芯片电路的VDDC33引脚端和VDDA33引脚端，并接入3.3V电源；VDDIO引脚端、VDDC引脚端、VDDR引脚端、VDDA引脚端接入1.2V电源；VDDR引脚端连接有电容CP11、电容CP12，所述电容CP11、电容CP12另一端分别接地；VDDC引脚端分别连接有五个100nF电容，100nF电容的另一端互连，连接后接地；VDDA连接有电容CP13，电容CP13的另一端接地；VDDIO引脚端连接有电容CP3、电容CP4，电容CP3、电容CP4的另一端各自接地；VDDA33引脚端连接电容CP16，电容CP16的另一端接地；所述存储电路的SO引脚端连接视频信号处理芯片电路的SPI_DI引脚端，其WP#端连接电阻R22，电阻R22的另一端接入3.3V电源，存储电路的VDD端和HOLD#端互连，连接后接入3.3V电源和连接电容C14，电容C14的另一端接地；所述系统电路还包括高清摄像头控制电路，该高清摄像头控制电路包括3组电源电路(2)、信号转换电路(1)、存储电路(3)、图像传感器电路(4)；所述3组电源电路(2)都是12V输入，其输出分别是1.5V、1.2V、3.3V；所述信号转换电路(1)的电路中设置有发射器芯片，所述发射器芯片的：RSET引脚电性连接电阻R7，电阻R7的另一端电性连接电源的3.3V输入端；SDO_N引脚电性连接电阻R6，电阻R6另一端电性电性连接电容C9、电阻R5、3.3V电源输入端，电阻R5的另一端电性连接SDO_P引脚，电容C9另一端接地；RESETN引脚电性连接电容C12、电阻R8，所述电容C12另一端接地，电阻R8另一端接入3.3V电源；RSETN_OUT引脚电性连接电阻R10,电阻R10另一端接地；XO引脚与XI引脚之间电性连接有电阻R12、晶振器Y1，所述电阻R12、晶振器Y1与XI引脚电性连接的一端电性连接有电容C15，其与XO引脚电性连接的一端还电性连接有电容C16，电容C15、电容C16分别接地；12C_CK引脚与12C_DATA引脚之间电性连接电阻R13、电阻R14，所述电阻R13、电阻R14之间的节点电性连接发射器芯片的引脚VDDC33；所述存储电路(3)的电路中设置有存储芯片，该存储芯片的：WP#引脚电性连接电阻R17，电阻R17另一端接入3.3V电源；VDD引脚...

【技术特征摘要】
1.一种数字高清摄像头模组系统电路，其特征在于：该系统电路包括视频信号处理芯片电路，该视频信号处理芯片电路的：RSET引脚电性连接电阻R7，电阻R7的另一端电性连接电容CP16，电容CP16另一端接地；SDIO_P引脚端电性连接电阻R3，电阻R3的另一端连接电容C2、电阻R4，电阻R4的另一端连接电阻R5、电容C3，所述电阻R5的另一端连接视频信号处理芯片电路SDIO_N引脚端，所述电容C2的另一端连接电阻R1、电容C1、电感器L1、电阻R2，所述电阻R1、电容C1的另一端互连，连接后接地，所述电感器L1与电阻R2并联，并联后的另一端连接开关器U2；所述电容C3的另一端连接电阻R8、电容C4、电感器L2、电阻R6，所述电阻R8、电容C4的另端互连，连接后接地，所述电感器L2、电阻R6并联，并联后的另一端连接开关器U2,所述开关器U2的RC端连接电容C9，电容C9的另一端连接电阻R20，电阻R20的另一端接地；RESENT引脚端分别连接有电阻R10、电阻R19、电容C13，所述电阻R10接入3.3V电源，所述电容C13的另一端接地；UART_TX_DEBUG引脚端和UART_RX_DEBUG引脚端连接插接件CON25；12C_CK引脚端连接电阻R9、电阻R34；12C_DATA引脚连接电阻R10、电阻R33，所述电阻R10与所述电阻R9的另一端连接，连接后再连接有一电容CP10，电容CP10的另一端接地；XO引脚和XI引脚之间连接有电阻R32、晶振器Y1，所述电阻R32、晶振器Y1与XO引脚端连接端还连接有电容C22，电容C22的另一端接地；所述电阻R32、晶振器Y1与XI引脚的连接端还连接有电容C23，电容C23的另一端接地；NSPI_CS引脚连接存储电路；NSPI_DO引脚、NSPI_DI引脚、NSPI_CK引脚均连接有4.7K的电阻,三个4.7K的电阻另一端连接，连接后连接电容CP10，电容CP10的另一端接地；VSS端接地；AGC1_P引脚和AGC1_N引脚之间连接有电容CP2；AGC0_P引脚和AGC0_N引脚之间连接有电容CP1；PAD端接地；RESETN_OUT引脚端连接有电阻R14，电阻R14的另一端接地；UC_CHAIN_IN引脚端和UC_CHAIN_OUT引脚端分别连接10K电阻,10K电阻的另一端接地；CSIO_PCLK引脚端连接电阻R15；VDDBT引脚端连接电容CP14、电容CP15，还连接视频信号处理芯片电路的VDDC33引脚端和VDDA33引脚端，并接入3.3V电源；VDDIO引脚端、VDDC引脚端、VDDR引脚端、VDDA引脚端接入1.2V电源；VDDR引脚端连接有电容CP11、电容CP12，所述电容CP11、电容CP12另一端分别接地；VDDC引脚端分别连接有五个100nF电容，100nF电容的另一端互连，连接后接地；VDDA连接有电容CP13，电容CP13的另一端接地；VDDIO引脚端连接有电容CP3、电容CP4，电容CP3、电容CP4的另一端各自接地；VDDA33引脚端连接电容CP16，电容CP16的另一端接地；所述存储电路的SO引脚端连接视频信号处理芯片电路的SPI_DI引脚端，其WP#端连接电阻R22，电...

【专利技术属性】
技术研发人员：朱元军，
申请(专利权)人：深圳市元维科技有限公司，
类型：新型
国别省市：广东,44