一种高压逻辑电路制造技术

本实用新型专利技术提供一种高压逻辑电路，包括：高压预充模块，高压预充模块与高压电源相连，当高压预充模块工作时，高压预充模块的输出端电压预充至高压电源的电压；高压隔离模块，高压隔离模块与高压预充模块的输出端相连，高压隔离模块接收高压电源的电压，当高压隔离模块工作时，高压隔离模块输出预设低压；低压逻辑模块，低压逻辑模块的电源端与高压隔离模块的输出端相连，低压逻辑模块用于接收低压数据信号，并对低压数据信号进行逻辑处理；求值模块，求值模块与低压逻辑模块相连，当求值模块工作时，求值模块对低压逻辑模块逻辑处理后的结果进行求值。本实用新型专利技术可以有效减少高压MOS管的使用，和减小高压信号的负载电容。

【技术实现步骤摘要】
一种高压逻辑电路
本技术涉及电路
，特别是涉及一种高压逻辑电路。
技术介绍
现有技术中，应用高压逻辑电路时，通常需要使用levelshift(电平移位)电路进行电压域转换，以及使用高压mos管构成的高压逻辑模块对输入信号进行逻辑运算。现有技术中的高压逻辑电路存在以下缺陷：需要使用大量的高压mos管，既浪费芯片面积，又增加了高压信号的负载电容。
技术实现思路
鉴于上述问题，本技术实施例的目的在于提供一种高压逻辑电路，以解决现有技术中的高压逻辑电路需要使用大量的高压mos管的问题。为了解决上述问题，本技术实施例公开了一种高压逻辑电路，包括：高压预充模块，所述高压预充模块与高压电源相连，当所述高压预充模块工作时，所述高压预充模块的输出端电压预充至所述高压电源的电压；高压隔离模块，所述高压隔离模块与所述高压预充模块的输出端相连，所述高压隔离模块接收所述高压电源的电压，当所述高压隔离模块工作时，所述高压隔离模块输出预设低压；低压逻辑模块，所述低压逻辑模块的电源端与所述高压隔离模块的输出端相连，所述低压逻辑模块用于接收低压数据信号，并对所述低压数据信号进行逻辑处理；求值模块，所述求值模块与所述低压逻辑模块相连，当所述求值模块工作时，所述求值模块对所述低压逻辑模块逻辑处理后的结果进行求值。可选地，所述高压电源的电压为正电压，所述低压逻辑模块为低压NMOS逻辑电路，所述求值模块的输出端接地。可选地，所述求值模块包括：低压NMOS管，所述低压NMOS管的栅端接收求值使能信号，所述低压NMOS管的漏端与所述低压逻辑模块相连，所述低压NMOS管的源端接地。可选地，所述高压预充模块包括：第一高压PMOS管，所述第一高压PMOS管的栅端接收预充使能信号，所述第一高压PMOS管的源端与所述高压电源相连，所述第一高压PMOS管的漏端与所述高压隔离模块相连。可选地，所述高压隔离模块包括：第一高压NMOS管，所述第一高压NMOS管的栅端接收隔离使能信号，所述第一高压NMOS管的漏端与所述高压预充模块的输出端相连，所述第一高压NMOS管的源端与所述低压逻辑模块的电源端相连。可选地，所述高压电源的电压为负电压，所述低压逻辑模块为低压PMOS逻辑电路，所述求值模块的输出端与低压电源相连。可选地，所述求值模块包括：低压PMOS管，所述低压PMOS管的栅端接收求值使能信号，所述低压PMOS管的漏端与所述低压逻辑模块相连，所述低压PMOS管的源端与所述低压电源相连。可选地，所述高压预充模块包括：第二高压NMOS管，所述第二高压NMOS管的栅端接收预充使能信号，所述第二高压NMOS管的源端与所述高压电源相连，所述第二高压NMOS管的漏端与所述高压隔离模块相连。可选地，所述高压隔离模块包括：第二高压PMOS管，所述第二高压PMOS管的栅端接收隔离使能信号，所述第二高压PMOS管的漏端与所述高压预充模块的输出端相连，所述第二高压PMOS管的源端与所述低压逻辑模块的电源端相连。可选地，所述高压逻辑电路还包括：电压保持模块，所述电压保持模块分别与所述高压电源和所述高压预充模块的输出端相连，所述电压保持模块用于将所述高压预充模块的输出端电压保持在所述高压电源的电压。本技术实施例包括以下优点：设置高压逻辑电路包括高压预充模块、高压隔离模块、低压逻辑模块和求值模块，其中，高压预充模块与高压电源相连，当高压预充模块工作时，高压预充模块的输出端电压预充至高压电源的电压；高压隔离模块与高压预充模块的输出端相连，高压隔离模块接收高压电源的电压，当高压隔离模块工作时，高压隔离模块输出预设低压；低压逻辑模块的电源端与高压隔离模块的输出端相连，低压逻辑模块用于接收低压数据信号，并对低压数据信号进行逻辑处理；求值模块与低压逻辑模块相连，当求值模块工作时，求值模块对低压逻辑模块逻辑处理后的结果进行求值。这样，本技术实施例通过增加高压隔离模块，将输入低压逻辑模块的高压信号进行隔离，不仅使得低压数据信号无需进行电压域转换，即节省了levelshift电路，而且采用低压逻辑模块对低压数据信号进行逻辑运算，即节省了高压逻辑模块，因此，有效减少了高压MOS管的使用，和减小了高压信号的负载电容。附图说明图1是本技术的一种高压逻辑电路实施例的结构框图；图2是本技术的一种高压逻辑电路实施例的结构示意图；图3是本技术的另一种高压逻辑电路实施例的结构示意图。具体实施方式为使本技术的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本技术作进一步详细的说明。参照图1，其示出了本技术的一种高压逻辑电路10实施例的结构框图，具体可以包括如下模块：高压预充模块1，高压预充模块1与高压电源20相连，当高压预充模块1工作时，高压预充模块1的输出端电压预充至高压电源20的电压；高压隔离模块2，高压隔离模块2与高压预充模块1的输出端相连，高压隔离模块2接收高压电源20的电压，当高压隔离模块2工作时，高压隔离模块2输出预设低压；低压逻辑模块3，低压逻辑模块3的电源端与高压隔离模块2的输出端相连，低压逻辑模块3用于接收低压数据信号VIN，并对低压数据信号VIN进行逻辑处理；求值模块4，求值模块4与低压逻辑模块3相连，当求值模块4工作时，求值模块4对低压逻辑模块3逻辑处理后的结果进行求值。这样，本技术实施例通过增加高压隔离模块2，将输入低压逻辑模块3的高压信号进行隔离，不仅使得低压数据信号VIN无需进行电压域转换，即节省了levelshift电路，而且采用低压逻辑模块3对低压数据信号VIN进行逻辑运算，即节省了现有的高压逻辑模块，因此，有效减少了高压MOS管的使用，和减小了高压信号的负载电容。可选地，参照图2，在本技术的一个实施例中，高压电源20的电压可以为正电压HV1，此时，低压逻辑模块3可以为低压NMOS逻辑电路，求值模块4的输出端接地。低压NMOS逻辑电路由至少一个低压NMOS管构成。可选地，参照图2，在本技术的一个实施例中，求值模块4可以包括：低压NMOS管MN0，低压NMOS管MN0的栅端接收求值使能信号VEVA，低压NMOS管MN0的漏端与低压逻辑模块3相连，低压NMOS管MN0的源端接地。其中，当求值使能信号VEVA为高电平时，低压NMOS管MN0导通，即求值模块4工作。可选地，参照图2，在本技术的一个实施例中，高压预充模块1可以包括：第一高压PMOS管MP1，第一高压PMOS管MP1的栅端接收预充使能信号VPRE，第一高压PMOS管MP1的源端与高压电源20相连，第一高压PMOS管MP1的漏端与高压隔离模块2相连。其中，当预充使能信号VPRE为低电平时，第一高压PMOS管MP1导通，即高压预充模块1工作。可选地，参照图2，在本技术的一个实施例中，高压隔离模块2可以包括：第一高压NMOS管MN1，第一高压NMOS管MN1的栅端接收隔离使能信号VSHD，第一高压NMOS管MN1的漏端与高压预充模块1的输出端相连，第一高压NMOS管MN1的源端与低压逻辑模块3的电源端相连。其中，当隔离使能信号VSHD为高电平时，第一高压NMOS管MN1导通，即高压预充模块1工作。具体地，由于第一高压NMOS管MN1的源端电压D0本文档来自技高网...

【技术保护点】
一种高压逻辑电路，其特征在于，包括：高压预充模块，所述高压预充模块与高压电源相连，当所述高压预充模块工作时，所述高压预充模块的输出端电压预充至所述高压电源的电压；高压隔离模块，所述高压隔离模块与所述高压预充模块的输出端相连，所述高压隔离模块接收所述高压电源的电压，当所述高压隔离模块工作时，所述高压隔离模块输出预设低压；低压逻辑模块，所述低压逻辑模块的电源端与所述高压隔离模块的输出端相连，所述低压逻辑模块接收低压数据信号，并对所述低压数据信号进行逻辑处理；求值模块，所述求值模块与所述低压逻辑模块相连，当所述求值模块工作时，所述求值模块对所述低压逻辑模块逻辑处理后的结果进行求值。

【技术特征摘要】
1.一种高压逻辑电路，其特征在于，包括：高压预充模块，所述高压预充模块与高压电源相连，当所述高压预充模块工作时，所述高压预充模块的输出端电压预充至所述高压电源的电压；高压隔离模块，所述高压隔离模块与所述高压预充模块的输出端相连，所述高压隔离模块接收所述高压电源的电压，当所述高压隔离模块工作时，所述高压隔离模块输出预设低压；低压逻辑模块，所述低压逻辑模块的电源端与所述高压隔离模块的输出端相连，所述低压逻辑模块接收低压数据信号，并对所述低压数据信号进行逻辑处理；求值模块，所述求值模块与所述低压逻辑模块相连，当所述求值模块工作时，所述求值模块对所述低压逻辑模块逻辑处理后的结果进行求值。2.根据权利要求1所述的高压逻辑电路，其特征在于，所述高压电源的电压为正电压，所述低压逻辑模块为低压NMOS逻辑电路，所述求值模块的输出端接地。3.根据权利要求2所述的高压逻辑电路，其特征在于，所述求值模块包括：低压NMOS管，所述低压NMOS管的栅端接收求值使能信号，所述低压NMOS管的漏端与所述低压逻辑模块相连，所述低压NMOS管的源端接地。4.根据权利要求2所述的高压逻辑电路，其特征在于，所述高压预充模块包括：第一高压PMOS管，所述第一高压PMOS管的栅端接收预充使能信号，所述第一高压PMOS管的源端与所述高压电源相连，所述第一高压PMOS管的漏端与所述高压隔离模块相连。5.根据权利要求2所述的高压逻辑电路，其特征在于，所述高压隔离模块包括：第一高压N...

【专利技术属性】
技术研发人员：陈晓璐，张赛，
申请(专利权)人：北京兆易创新科技股份有限公司，
类型：新型
国别省市：北京,11