一种耦合器设计的叠层结构制造技术

本实用新型专利技术公开了一种耦合器设计的叠层结构，主要由上芯板层、上介质层、中间芯板层、下介质层和下芯板层压合而成，其中：所述中间芯板层包括中间绝缘层及其上、下表面的两层内层图形，所述两层内层图形构成用于耦合器的耦合带状线结构；所述上芯板层包括上绝缘层及其上表面的上铜箔层；所述下芯板层包括下绝缘层及其下表面的下铜箔层；所述上铜箔层和所述下铜箔层分别构成耦合器的顶层铜和底层铜。本实用新型专利技术方案的叠层设计可以保证内层图形的对位精度，增加带状线之间的耦合度；可实现宽频段耦合器的设计，而且叠层结构加工简单，同时保证了耦合带状线的对位精度，能够充分满足行业设计需求。

【技术实现步骤摘要】
一种耦合器设计的叠层结构
本技术涉及耦合器设计
，具体涉及一种耦合器设计的叠层结构。
技术介绍
作为通信系统中常用的无源器件，耦合器特别是3dB耦合器在射频、微波电路与通信系统中应用广泛。耦合器是一种通用的微波/毫米波部件，可用于信号的分离与合成。3dB耦合器能够沿传输线路某一确定方向上对传输功率连续取样，能将一个输入信号分为两个互为等幅且具有90°相位差的信号，也可用于多信号合成，提高输出信号的利用率。3dB耦合器还可以用于功率放大器、低噪声放大器、可调移相器和可调衰减器中。其核心指标主要包括：回波损耗、插入损耗、耦合度、隔离度、耦合平坦度、幅度平坦度。3dB耦合器的工艺难点主要涉及到中间层一对耦合带状线的加工。耦合带状线由一对或多对双导体传输线组合而成，传输线之间产生电磁耦合现象。耦合带状线的对位精度、线宽线距控制以及介质压合之后的变化情况，这些因素均会对耦合器的指标产生影响。随着通信频段的日益扩展，3dB耦合器的设计频段也在不断地扩宽，甚至还包括不等分功率分配比的设计，以及耦合器体积的小型化。
技术实现思路
本技术实施例提供一种耦合器设计的叠层结构，用于实现宽频段耦合器的设计，叠层结构加工简单，同时保证了耦合带状线的对位精度，满足行业设计需求。采用的技术方案如下：一种耦合器设计的叠层结构，其特征在于，该叠层结构主要由上芯板层、上介质层、中间芯板层、下介质层和下芯板层压合而成，其中：所述中间芯板层包括中间绝缘层及其上、下表面的两层内层图形，所述两层内层图形构成用于耦合器的耦合带状线结构，所述上芯板层包括上绝缘层及其上表面的上铜箔层，所述下芯板层包括下绝缘层及其下表面的下铜箔层，所述上铜箔层和所述下铜箔层分别构成耦合器的顶层铜和底层铜。其中，所述叠层结构上可设有用于连接所述上铜箔层和所述下铜箔层的金属化通孔。如上所述，本技术实施例中，采用在同一张芯板（Core）的两面铜区域进行蚀刻的方式，做出两层设计的内层图形，构成耦合带状线结构；再将另外两张芯板的一面铜分别完全蚀刻去除，芯板与芯板之间采用介质层如PP（半固化片）压合的方式进行层压；打通孔连接整个叠层结构，然后在外层芯板的铜区域采用蚀刻方式做出设计的外层图形，并将图形加厚电镀。从以上技术方案可以看出，本技术实施例具有以下优点：耦合带状线结构形成于中间芯板层的上、下表面，此叠层设计可以保证内层图形的对位精度，增加带状线之间的耦合度；本技术方案，可实现宽频段耦合器的设计，而且叠层结构加工简单，同时保证了耦合带状线的对位精度，能够充分满足行业设计需求。附图说明为了更清楚地说明本技术实施例技术方案，下面将对实施例和现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。图1是本技术实施例提供的一种耦合器设计的叠层结构的截面图；图2是本技术实施例提供的一种耦合器设计的叠层结构的爆炸图；图3是本技术实施例提供的一种耦合器设计的叠层结构的立体图；图4是本技术实施例提供的一种耦合器设计的叠层结构的内层透视图；图5a至5f是本技术实施例的叠层结构于各加工阶段、各组成部分的示意图。具体实施方式为了使本
的人员更好地理解本技术方案，下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本技术一部分的实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本技术保护的范围。本技术的说明书和权利要求书及上述附图中的术语“第一”、“第二”、“第三”等是用于区别不同的对象，而不是用于描述特定顺序。此外，术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其它步骤或单元。下面通过具体实施例，分别进行详细的说明。请参考图1至图4，本技术一个实施例提供一种耦合器设计的叠层结构。该叠层结构由上芯板层1、上介质层2、中间芯板层3、下介质层4和下芯板层5压合而成，其中：所述中间芯板层3包括中间绝缘层30及其上、下表面的两层内层图形31、32，所述两层内层图形31、32构成用于耦合器的耦合带状线结构，所述上芯板层1包括上绝缘层11及其上表面的上铜箔层12，所述下芯板层5包括下绝缘层51及其下表面的下铜箔层52，所述上铜箔层12和所述下铜箔层52分别构成耦合器的顶层铜和底层铜。另外，所述叠层结构还可设有用于连接所述上铜箔层12和所述下铜箔层42的金属化通孔6。其中，上介质层2、下介质层4可采用半固化片（PP）充当，作为层压时的层间粘结层。其中，芯板（Core）是构成该叠层结构的子板，可采用双面覆铜板作为芯板。双面覆铜板包括中间的绝缘层和绝缘层两面附着的铜箔层。本实施例中的上芯板层1、中间芯板层3和下芯板层5，均可基于双面覆铜板加工而成，加工后的铜箔层成为该叠层结构的图层（Layer），或称为线路层。如图1所示，本实施例的叠层结构包括3个芯板层，由上到下分别用core2、core1、core3表示；包括4个图层，分别用Layer3、Layer1、Layer2、Layer4表示；包括2个介质层，分别用PP1、PP2表示。可选的，本实施例中，所述金属化通孔6的孔壁铜的平均厚度为20微米左右。可选的，本实施例中，所述上芯板层1、所述中间芯板层3和所述下芯板层5均为高频板材，以适应于高频率信号。可选的，本实施例中，所述上铜箔层12、下铜箔层52上分别形成有外层图形，且外层图形被电镀加厚至厚度不小于1OZ。可选的，本实施例中，所述耦合带状线结构包括分别形成在所述中间绝缘层31的上、下表面的主信号线和耦合线。可选的，本实施例中，所述耦合器为3dB耦合器。如上所述，本技术采用在同一张芯板（Core1）的两面铜区域进行蚀刻的方法，做出设计的内层图形(Layer1、Layer2)；再将另外两张芯板（Core2、Core3）的一面铜分别完全蚀刻去除，仅保留一面的铜箔层，芯板与芯板之间采用PP压合的方式进行层压；打通孔连接整个叠层结构，然后在外层芯板的铜区域采用蚀刻方式做出设计的外层图形(Layer3、Layer4)，并将图形加厚电镀。此叠层设计可以保证内层图形的对位精度，增加带状线之间的耦合度。下面，继续介绍本技术的叠层结构的加工流程，包括以下步骤：S1、下料高频板材Core1，在芯板的两面Layer1、Layer2层蚀刻掉部分铜区域，做出设计的内层图形，形成耦合带状线结构，如图5a所示；内层图形的走线可见图4所示；S2、下料高频板材Core2，如图5b所示；然后，将芯板Core2一侧完全蚀刻掉铜区域Dummy1，作为上芯板层，如图5c所示，为层压做准备；S3、下料高频板材Core3，如图5d所示；然后，将芯板Core3一侧完全蚀刻掉铜区域Dummy2，作为下芯板层，本文档来自技高网...

【技术保护点】
一种耦合器设计的叠层结构，其特征在于，该叠层结构主要由上芯板层、上介质层、中间芯板层、下介质层和下芯板层压合而成，其中：所述中间芯板层包括中间绝缘层及其上、下表面的两层内层图形，所述两层内层图形构成用于耦合器的耦合带状线结构，所述上芯板层包括上绝缘层及其上表面的上铜箔层，所述下芯板层包括下绝缘层及其下表面的下铜箔层，所述上铜箔层和所述下铜箔层分别构成耦合器的顶层铜和底层铜。

【技术特征摘要】
1.一种耦合器设计的叠层结构，其特征在于，该叠层结构主要由上芯板层、上介质层、中间芯板层、下介质层和下芯板层压合而成，其中：所述中间芯板层包括中间绝缘层及其上、下表面的两层内层图形，所述两层内层图形构成用于耦合器的耦合带状线结构，所述上芯板层包括上绝缘层及其上表面的上铜箔层，所述下芯板层包括下绝缘层及其下表面的下铜箔层，所述上铜箔层和所述下铜箔层分别构成耦合器的顶层铜和底层铜。2.根据权利要求1所述的耦合器设计的叠层结构，其特征在于，所述叠层结构设有用于连接所述上铜箔层和所述下铜箔层的金属化通孔。3.根据权利要求2所述的耦合器设计...

【专利技术属性】
技术研发人员：陈媛，
申请(专利权)人：深南电路股份有限公司，
类型：新型
国别省市：广东,44