半导体器件制造技术

本实用新型专利技术涉及半导体器件。半导体器件包括：半导体材料区，有主表面并形成经电荷补偿的沟槽结构，该结构从主表面延伸到半导体材料区中达第一深度并包括第一导电类型半导体材料的导通层和第二导电类型半导体材料的补偿层，第二与第一导电类型相反；第一沟槽结构，邻接经电荷补偿的沟槽结构的第一端部部分，包括：第一沟槽，从主表面延伸达大于等于第一深度的第二深度；和第一沟槽内的材料；第二导电类型的本体区，在邻近经电荷补偿的沟槽结构的半导体材料区中；第一导电类型的源极区，邻近本体区；和控制结构，邻近源极区和本体区并控制本体区内的沟道区。解决改善器件电气性能且提高制造良率的技术问题，实现提供改善的半导体器件的技术效果。

【技术实现步骤摘要】
半导体器件相关申请的交叉引用不适用。
本技术整体涉及电子器件，更具体地涉及半导体器件结构。
技术介绍
金属氧化物半导体场效应晶体管(MOSFET)是常见类型的功率开关器件。MOSFET器件包括源极区、漏极区、在源极区和漏极区之间延伸的沟道区，以及邻近沟道区提供的栅极结构。栅极结构包括邻近沟道区设置并且通过薄的介电层与沟道区分离的导电栅极电极层。当MOSFET器件处于导通状态时，将电压施加到栅极结构以在源极区和漏极区之间形成导电沟道区，该导电沟道区允许电流流过该器件。在截止状态中，施加到栅极结构的任何电压都足够低以使得导电沟道不形成，并且因此电流流动不发生。在截止状态期间，该器件必须支持源极区与漏极区之间的高电压。现今高压功率开关市场由包括击穿电压(BVdss)和导通状态电阻(Rdson)在内的至少两个主要参数推动。对于具体应用，需要最小击穿电压，并且在实践中，设计人员通常可以满足BVdss规范。然而，这往往是以Rdson为代价。这种性能上的折衷是高压功率开关器件的制造商和使用者的主要设计挑战。最近，超结器件因改善了Rdson和BVdss之间的折衷而获得青睐。在先前n沟道超结器件中，多个重掺杂扩散的n型区和p型区替代一个轻掺杂n型外延区。在导通状态下，电流流过重掺杂n型区，这降低了Rdson。在截止状态或阻挡状态下，重掺杂n型区和p型区耗尽或补偿彼此以提供高BVdss。最近，超结器件的价格点变得更具有吸引力，并且市场趋势正在推动对较低导通和开关损耗的需求。推动对超结器件的需求的另外因素包括增加的功率转换效率、提高的功率密度要求、更小封装要求与对更好性能的需求、对表面贴装封装的采用、以及降低的散热要求。某些先前超结技术是基于局部电荷平衡(LCB)构思。举例来说，在LCB器件中，可以通过在半导体衬底的有源区域中进行反应离子蚀刻形成超结沟槽，然后使其衬有成形的重掺杂n型层和p型层。在一个实施方案中，首先形成n型层，然后，在此之后形成p型层。通常，n型掺杂和p型掺杂两者沿着整个超结沟槽深度均是均匀的。因此，因为并不存在沿超结沟槽深度的失衡，所以电场是均匀的，以便实现最佳电荷平衡和最高击穿电压。虽然超结器件实现更广的接受度，但是在制造它们时仍然存在重大挑战。例如，包括LCB超结器件的先前超结器件的一个问题在于，已经发现沟槽结构在某些沟槽结构位置中形成强烈电荷失衡。已经发现，这些强烈电荷失衡降低BVdss并且减少未钳位的感应开关(UIS)性能。这些问题还降低了制造良率，从而增加超结管芯成本。因此，期望具有克服以上指出的性能、良率和制造问题以及其他问题的超结结构和方法。另外，使结构和方法相对于典型制造工艺变化(诸如沟槽深度、沟槽宽度和层掺杂浓度，还有其他)更具鲁棒性将会是有益的。
技术实现思路
本技术解决的一个技术问题是改善器件电气性能并且提高制造良率。根据本技术的一个方面，提供一种半导体器件，所述半导体器件包括：半导体材料区，所述半导体材料区具有主表面并形成有经电荷补偿的沟槽结构，所述经电荷补偿的沟槽结构从所述主表面延伸到所述半导体材料区中达到第一深度，其中所述经电荷补偿的沟槽结构包括第一导电类型半导体材料的导通层和第二导电类型半导体材料的补偿层，并且其中所述第二导电类型与所述第一导电类型相反；第一沟槽结构，所述第一沟槽结构被设置为邻接所述经电荷补偿的沟槽结构的第一端部部分，其中所述第一沟槽结构包括：第一沟槽，所述第一沟槽从所述主表面延伸达第二深度，所述第二深度等于或大于所述第一深度；以及位于所述第一沟槽内的材料；所述第二导电类型的本体区，所述本体区设置在邻近所述经电荷补偿的沟槽结构的所述半导体材料区中；所述第一导电类型的源极区，所述源极区被设置为邻近所述本体区；以及控制结构，所述控制结构邻近所述源极区和所述本体区，其中所述控制结构被配置为控制所述本体区内的沟道区。在一个实施例中，所述第一沟槽结构从所述半导体器件的有源区域横向延伸到终止区。在一个实施例中，所述半导体器件还包括：第二沟槽结构，所述第二沟槽结构被设置为邻接所述经电荷补偿的沟槽结构的第二端部部分，其中所述第二沟槽结构包括：第二沟槽，所述第二沟槽从所述主表面延伸达所述第二深度；以及位于所述第二沟槽内的第二材料，其中：所述第二沟槽结构设置在所述半导体器件的所述有源区域内，而非设置在所述终止区中。在一个实施例中，所述半导体器件还包括：第二经电荷补偿的沟槽结构，所述第二经电荷补偿的沟槽结构从接近所述经电荷补偿的沟槽结构的所述主表面延伸，其中：所述第一沟槽结构还设置为邻接所述第二经电荷补偿的沟槽结构的第二端部部分；所述控制结构包括沟槽栅极结构；并且所述半导体器件还包括所述第一导电类型的掺杂区，所述掺杂区形成为与所述主表面间隔开并且位于所述本体区下方，而且从所述沟道区的漏极端延伸到所述导通层。在一个实施例中，所述经电荷补偿的沟槽结构包括外边缘，所述外边缘大体上垂直于所述第一沟槽结构，其中所述第一沟槽结构邻接所述经电荷补偿的沟槽结构。在一个实施例中，所述经电荷补偿的沟槽结构包括相对外边缘段，所述相对外边缘段在顶视图中大体上是直线，其中所述外边缘段邻接所述第一沟槽结构；所述经电荷补偿的沟槽结构并不存在任何拐角部分。根据本技术的一个方面，提供一种半导体器件，所述半导体器件包括：半导体材料区，所述半导体材料区具有主表面；第一区，所述第一区从所述主表面延伸到所述半导体材料区中达到第一深度，其中所述第一区包括具有第一导电类型的第一补偿层；第二区，所述第二区从所述主表面延伸到所述半导体材料区中达到所述第一深度，其中所述第二区包括具有所述第一导电类型的第二补偿层；第一沟槽结构，所述第一沟槽结构被设置为邻接所述第一区的第一端部部分，其中所述第一沟槽结构包括：第一沟槽，所述第一沟槽从所述主表面延伸达到第二深度，所述第二深度等于或大于所述第一深度；以及位于所述第一沟槽内的第一材料；第二沟槽结构，所述第二沟槽结构被设置为邻接所述第二区的第二端部部分，其中所述第二沟槽结构包括：第二沟槽，所述第二沟槽从所述主表面延伸达到所述第二深度；以及位于所述第一沟槽内的第二材料；所述第一导电类型的本体区，所述本体区在所述第一区与所述第二区之间设置在所述半导体材料区中；与所述第一导电类型相反的第二导电类型的源极区，所述源极区被设置为邻近所述本体区；以及控制结构，所述控制结构被设置为邻近所述源极区和所述本体区，其中所述控制结构被配置为控制所述本体区内的沟道区。在一个实施例中，所述第一沟槽结构设置在所述半导体器件的有源区域内；所述第二沟槽结构设置在所述半导体器件的至少有源部分内；并且所述半导体器件还包括第三沟槽结构，所述第三沟槽结构设置在所述半导体器件的终止区而非所述有源区域中，其中所述第三沟槽结构包括：第三沟槽，所述第三沟槽从所述主表面延伸；以及第三材料，所述第三材料设置在所述第三沟槽内。在一个实施例中，所述第一区包括第一经电荷补偿的沟槽结构，所述第一经电荷补偿的沟槽结构从所述主表面延伸到所述半导体材料区中达到所述第一深度并且具有所述第一端部部分，所述第一经电荷补偿的沟槽结构还包括第一导通层；并且所述第二区包括第二经电荷补偿的沟槽结构，所述第二经电荷补偿的沟槽结构从所述主表面延伸本文档来自技高网...

【技术保护点】
一种半导体器件，所述半导体器件包括：半导体材料区，所述半导体材料区具有主表面并形成有经电荷补偿的沟槽结构，所述经电荷补偿的沟槽结构从所述主表面延伸到所述半导体材料区中达到第一深度，其中所述经电荷补偿的沟槽结构包括第一导电类型半导体材料的导通层和第二导电类型半导体材料的补偿层，并且其中所述第二导电类型与所述第一导电类型相反；第一沟槽结构，所述第一沟槽结构被设置为邻接所述经电荷补偿的沟槽结构的第一端部部分，其中所述第一沟槽结构包括：第一沟槽，所述第一沟槽从所述主表面延伸达第二深度，所述第二深度等于或大于所述第一深度；以及位于所述第一沟槽内的材料；所述第二导电类型的本体区，所述本体区设置在邻近所述经电荷补偿的沟槽结构的所述半导体材料区中；所述第一导电类型的源极区，所述源极区被设置为邻近所述本体区；以及控制结构，所述控制结构邻近所述源极区和所述本体区，其中所述控制结构被配置为控制所述本体区内的沟道区。

【技术特征摘要】
2016.05.06 US 15/148,1701.一种半导体器件，所述半导体器件包括：半导体材料区，所述半导体材料区具有主表面并形成有经电荷补偿的沟槽结构，所述经电荷补偿的沟槽结构从所述主表面延伸到所述半导体材料区中达到第一深度，其中所述经电荷补偿的沟槽结构包括第一导电类型半导体材料的导通层和第二导电类型半导体材料的补偿层，并且其中所述第二导电类型与所述第一导电类型相反；第一沟槽结构，所述第一沟槽结构被设置为邻接所述经电荷补偿的沟槽结构的第一端部部分，其中所述第一沟槽结构包括：第一沟槽，所述第一沟槽从所述主表面延伸达第二深度，所述第二深度等于或大于所述第一深度；以及位于所述第一沟槽内的材料；所述第二导电类型的本体区，所述本体区设置在邻近所述经电荷补偿的沟槽结构的所述半导体材料区中；所述第一导电类型的源极区，所述源极区被设置为邻近所述本体区；以及控制结构，所述控制结构邻近所述源极区和所述本体区，其中所述控制结构被配置为控制所述本体区内的沟道区。2.根据权利要求1所述的半导体器件，其中所述第一沟槽结构从所述半导体器件的有源区域横向延伸到终止区。3.根据权利要求2所述的半导体器件，所述半导体器件还包括：第二沟槽结构，所述第二沟槽结构被设置为邻接所述经电荷补偿的沟槽结构的第二端部部分，其中所述第二沟槽结构包括：第二沟槽，所述第二沟槽从所述主表面延伸达所述第二深度；以及位于所述第二沟槽内的第二材料，其中：所述第二沟槽结构设置在所述半导体器件的所述有源区域内，而非设置在所述终止区中。4.根据权利要求3所述的半导体器件，所述半导体器件还包括：第二经电荷补偿的沟槽结构，所述第二经电荷补偿的沟槽结构从接近所述经电荷补偿的沟槽结构的所述主表面延伸，其中：所述第一沟槽结构还设置为邻接所述第二经电荷补偿的沟槽结构的第二端部部分；所述控制结构包括沟槽栅极结构；并且所述半导体器件还包括所述第一导电类型的掺杂区，所述掺杂区形成为与所述主表面间隔开并且位于所述本体区下方，而且从所述沟道区的漏极端延伸到所述导通层。5.根据权利要求1所述的半导体器件，其中所述经电荷补偿的沟槽结构包括外边缘，所述外边缘大体上垂直于所述第一沟槽结构，其中所述第一沟槽结构邻接所述经电荷补偿的沟槽结构。6.根据权利要求1所述的半导体器件，其中：所述经电荷补偿的沟槽结构包括相对外边缘段，所述相对外边缘段在顶视图中大体上是直线，其中所述外边缘段邻接所述第一沟槽结构；所述经电荷补偿的沟槽结构并不存在任何拐角部分。7.一种半导体器件，所述半导体器件包括：半导体材料区，所述半导体材料区具有主表面；第一区，所述第一区从所述主表面延伸到所述半导体材料区中达到第一深度，其中所述第一区包括具有第一导电类型的第一补偿层；第二区，所述第二区从所述主表面延伸到所述半导体材料区中达到所述第一深度，其中所述第二区包括具有所述第一导电类型的第二补偿层；第一沟槽结构，所述第一沟槽结构被设置为邻接所述第一区的第一端部部分，其中所述第一沟槽结构包括：第一沟槽，所述第一沟槽从所述主表面延伸达到第二深度，所述第二深度等于或大于所述第一深度；以及位于所述第一沟槽内的第一材料...

【专利技术属性】
技术研发人员：S·姆候比，J·巴伊勒，
申请(专利权)人：半导体元件工业有限责任公司，
类型：新型
国别省市：美国,US