半导体存储器制造技术

本实用新型专利技术提供一种半导体存储器，包括基底以及设置于基底上的多个电容器，所述电容器包含下电极层、介电层及上电极层，其中，所述介电层及所述上电极层依序形成于所述下电极层的内外表面，所述下电极层的外表面具有电容图案孔和电容轮廓孔的组合外形，所述下电极层具有靠近所述基底的第一部分和远离所述基底的第二部分，所述第二部分对应所述电容图案孔并具有第一斜度，所述第一部分对应所述电容轮廓孔并具有第二斜度，所述第二斜度小于所述第一斜度，所述半导体存储器中的电容器轮廓较垂直化，由此避免了电容器之间短路现象的发生，提高最终形成的半导体存储器的性能。

【技术实现步骤摘要】
半导体存储器
本技术涉及半导体
，具体涉及一种半导体存储器。
技术介绍
电容器作为集成电路中的必要元件之一，在电路中具有电压调整、滤波等功能，广泛用于集成电路中。水平电容器通常由两片极板以及夹在两片极板之间的介电材料组成。电容器的电容与极板面积以及介电材料的介电常数(k)成正比，并且电容器的电容与介电材料的厚度成反比。与增大面积相关联的问题在于，在晶圆或基板上需要较大的实体区域，即占用更大的芯片面积。垂直电容器是在基底中形成深槽，利用深槽的侧壁提供主要的极板面积，以此减少电容器在芯片表面的占用面积，同时仍然可以获得较大的电容。但是，随着器件尺寸的不断减小，沟槽的深度增大的同时，还需要开口尺寸(深槽开口的孔径)减小，这就大幅度增大了沟槽的深宽比(定义为深度/开口尺寸)，在刻蚀基底形成深槽时，由于深槽的深宽比增加，其侧壁易遭受较强烈的等离子体碰撞导致过刻蚀轮廓，并且底部由于反应物的堆积会导致刻蚀缓慢，造成深槽底部的孔径较小，在深槽中形成的上电极板与下电极板容易相互连接，导致电容器发生短路现象。
技术实现思路
本技术的目的在于提供一种半导体存储器，使电容器轮廓较垂直化，能够减小短路现象的发生，提高半导体存储器的性能。为实现上述目的，本技术提供一种半导体存储器，包括：一基底；以及多个电容器，设置于所述基底上，所述电容器包含下电极层、介电层及上电极层，其中，所述介电层及所述上电极层依序形成于所述下电极层的内外表面，所述下电极层的外表面具有电容图案孔和电容轮廓孔的组合外形，所述下电极层具有靠近所述基底的第一部分和远离所述基底的第二部分，所述第二部分对应所述电容图案孔并具有第一斜度，所述第一部分对应所述电容轮廓孔并具有第二斜度，所述第二斜度小于所述第一斜度。可选的，一中间支撑层，位于所述基底上且在所述下电极层的中间位置；一顶部支撑层，位于所述基底上且在所述下电极层的顶部位置；其中，所述下电极层具有所述第一斜度的侧壁为由所述顶部支撑层至所述中间支撑层的区段，所述下电极层具有所述第二斜度的侧壁为由所述中间支撑层至所述基底的区段。可选的，从所述中间支撑层至所述电容轮廓孔的底部，所述电容器的长度与所述电容轮廓孔底部的孔径的比值范围为50～80。可选的，从所述中间支撑层至所述电容轮廓孔的底部，所述电容器的长度与所述电容轮廓孔底部的孔径的比值范围为57～68。相应的，本技术还提供一种半导体存储器，包括：一基底；一中间支撑层，位于所述基底上；以及多个电容器，设置于所述基底上，所述电容器包含下电极层、介电层及上电极层，其中，所述介电层及所述上电极层依序形成于所述下电极层的内外表面，以所述中间支撑层为分隔面，所述下电极层具有靠近所述基底的第一部分和远离所述基底的第二部分，所述第一部分的廓孔外形与所述第二部分的廓孔外形为不相同。可选的，所述半导体存储器还包括：一底部支撑层，形成于所述基底上且在所述下电极层的底部位置；及一顶部支撑层，位于所述基底上且在所述下电极层的顶部位置；其中，所述介电层更延伸覆盖于所述底部支撑层上并更形成于所述中间支撑层和所述顶部支撑层的外露表面。可选的，所述电容器的长度与所述电容器的所述下电极层的顶部外径的比值范围为32～35，所述电容器的长度与所述电容器的所述下电极层的中间外径的比值范围为34～49，所述电容器的长度与所述电容器的所述下电极层的底部外径的比值范围为57～68。与现有技术相比，本技术提供的半导体存储器中，包括基底以及设置于基底上的多个电容器，所述电容器包含下电极层、介电层及上电极层，其中，所述介电层及所述上电极层依序形成于所述下电极层的内外表面，所述下电极层的外表面具有电容图案孔和电容轮廓孔的组合外形，所述下电极层具有靠近所述基底的第一部分和远离所述基底的第二部分，所述第二部分对应所述电容图案孔并具有第一斜度，所述第一部分对应所述电容轮廓孔并具有第二斜度，所述第二斜度小于所述第一斜度，所述半导体存储器中的电容器轮廓较垂直化，由此避免了电容器之间短路现象的发生，提高最终形成的半导体存储器的性能。附图说明图1～图3为一电容器的形成方法的各步骤的结构示意图；图4为理论的电容轮廓孔与实际形成的电容轮廓孔的结构示意图；图5为本技术一实施例所提供的半导体存储器的电容轮廓形成方法的流程图；图6～图9为本技术一实施例所提供的半导体存储器的电容轮廓的形成方法的各步骤结构示意图；图10为本技术一实施例所提供的射频脉冲信号的示意图；图11为本技术一实施例所提供的电容轮廓孔的结构示意图。其中，附图标记如下：1-基底；1’-连接垫；2-底层氮化硅层；3-第一氧化层；4-中间氮化硅层；5-第二氧化层；6-顶层氮化硅层；7-掩膜层；8-凹槽；9-电容轮廓孔；10-下电极层；11-介电层；12-上电极层；13-多晶硅层；100-基底；100’-连接垫；110-第一暂时介质层；120-第二暂时介质层；130-底层支撑层；140-中间支撑层；150-顶层支撑层；160-掩膜层；170-电容图案孔；180-电容轮廓孔；190-下电极层；200-介电层；210-上电极层；220-多晶硅层；300-电容器；A-电浆粒子；B-反应物；D-电容轮廓孔的孔径；Y1-第一斜度；Y2-第二斜度。具体实施方式请参考图1至图3所示，电容器的形成方法一般包括：首先，提供一基底1，在所述基底1上形成叠层结构。所述叠层结构例如是包括依次形成的底层氮化硅层2、第一氧化层3、中间氮化硅层4、第二氧化层5、顶层氮化硅层6以及掩膜层7。其中，所述掩膜层7优选为多晶硅层，所述第一氧化层3优选为硼磷氧化层，所述第二氧化层5优选为氧化硅层。当然，在形成所述叠层结构之前，还包括在所述基底1的上表面内形成连接垫1’。然后，在所述掩膜层7上形成光刻胶层(图中未示出)，并对所述光刻胶层进行刻蚀，形成图形化的光刻胶层，暴露出预定形成电容轮廓孔的区域内的所述掩膜层7。再以所述图形化的光刻胶层为掩膜，对暴露出的所述掩膜层7进行刻蚀，形成多个凹槽8，所述凹槽8暴露出部分顶层氮化硅层6，最后去除所述图形化的光刻胶层，形成如图1所示的结构。接着，通过所述凹槽8，对所述顶层氮化硅层6、第二氧化层5、中间氮化硅层4、第一氧化层3以及底层氮化硅层2依次进行刻蚀，形成电容轮廓孔9，暴露出所述基底1内的连接垫1’，形成如图2所示的结构。通常，对所述掩膜层7、顶层氮化硅层6、第二氧化层5、中间氮化硅层4、第一氧化层3以及底层氮化硅层2的刻蚀均采用的是等离子体干法刻蚀。由于电容轮廓孔9的深宽比较大，在刻蚀的过程中，所述电容轮廓孔9的顶部(即远离所述基底1的一侧)容易造成过刻蚀，而其底部(即靠近所述基底1的一侧)由于反应物的堆积会减缓刻蚀速率，最终导致形成的电容轮廓孔9上宽下窄。如图2所示，A代表电浆粒子，B代表反应物，箭头代表电浆粒子运动的方向，反应物B在刻蚀过程中不断堆积在底部，使得最终形成的所述电容轮廓孔9的底部孔径远小于顶部的孔径。研究发现，在所述电容轮廓孔9内形成下电极以及上电极之后，由于底部的孔径比较小，容易导致电容器发生短路，如图3中虚线框处所示。具体的，在形成电容轮廓孔9之后，通常还包括如下步骤：首先，去除所述掩膜层7，在所述电容轮廓孔本文档来自技高网...

【技术保护点】
一种半导体存储器，其特征在于，包括：一基底；以及多个电容器，设置于所述基底上，所述电容器包含下电极层、介电层及上电极层，其中，所述介电层及所述上电极层依序形成于所述下电极层的内外表面，所述下电极层的外表面具有电容图案孔和电容轮廓孔的组合外形，所述下电极层具有靠近所述基底的第一部分和远离所述基底的第二部分，所述第二部分对应所述电容图案孔并具有第一斜度，所述第一部分对应所述电容轮廓孔并具有第二斜度，所述第二斜度小于所述第一斜度。

【技术特征摘要】
1.一种半导体存储器，其特征在于，包括：一基底；以及多个电容器，设置于所述基底上，所述电容器包含下电极层、介电层及上电极层，其中，所述介电层及所述上电极层依序形成于所述下电极层的内外表面，所述下电极层的外表面具有电容图案孔和电容轮廓孔的组合外形，所述下电极层具有靠近所述基底的第一部分和远离所述基底的第二部分，所述第二部分对应所述电容图案孔并具有第一斜度，所述第一部分对应所述电容轮廓孔并具有第二斜度，所述第二斜度小于所述第一斜度。2.根据权利要求1所述的半导体存储器，其特征在于，所述半导体存储器还包括：一中间支撑层，位于所述基底上且在所述下电极层的中间位置；一顶部支撑层，位于所述基底上且在所述下电极层的顶部位置；其中，所述下电极层具有所述第一斜度的侧壁为由所述顶部支撑层至所述中间支撑层的区段，所述下电极层具有所述第二斜度的侧壁为由所述中间支撑层至所述基底的区段。3.根据权利要求1或2所述的半导体存储器，其特征在于，所述电容器的长度与所述电容轮廓孔底部的孔径的比值范围为50～80。4.根据权利要求1或2所述的半导体存储器，其特征在于，所述电容器的长度与所述电容...

【专利技术属性】
技术研发人员：不公告发明人，
申请(专利权)人：睿力集成电路有限公司，
类型：新型
国别省市：安徽,34