包含连接条的装置制造方法及图纸

本公开涉及包含连接条的装置，该连接条电连接集成电路的分开的电路区。连接条由主部形成，该主部是在待互连的分开的电路区上方延伸的导电条带。导体条带通过除了位于待互连的电路区处之外的电介质与集成电路分开。连接条还包括作为从电路区到导电条带的垂直方向上穿过电介质的导电焊盘的次部。

【技术实现步骤摘要】
包含连接条的装置本申请要求于2017年1月23日提交的法国专利申请第1750540号的优先权，其公开内容通过整体引用而并入法律允许的最大范围。
本申请涉及集成电路领域，更具体地，涉及包含连接条的装置，例如，生产在集成电路的元件之间(例如在形成于薄绝缘体上硅(SOI)层中的多个晶体管的源极之间)形成电连接的连接条。
技术介绍
SOI晶体管是体硅晶体管的替代品。SOI晶体管形成在通过一层绝缘体(通常是二氧化硅)与硅晶片分离的薄硅层中和上。已经观察到，在许多情况下，其中连接条连接电路的多个元件的SOI集成电路包含缺陷。
技术实现思路
因此，一个实施例提供了一种包含连接条的装置，包括：集成电路，包含待互连的分开的第一电路区；和连接条，由以下部分组成：主部，由在分开的第一电路区上方延伸的导电条带形成，除了在待互连的分开的第一电路区处，导电条带通过电介质与集成电路分开；和次部，由通过电介质的第一导电焊盘形成，每个第一导电焊盘从一个第一电路区垂直延伸至导电条带。在某些实施例中，待互连的分开的第一电路区是集成电路的晶体管的源极区或漏极区。在某些实施例中，集成电路还包括分开的第二电路区，并且还包括用于连接至分开的第二电路区的第二导电焊盘，其中第一导电焊盘的高度小于第二导电焊盘的高度。在某些实施例中，导电条带的顶部与第二导电焊盘的顶部共面。在某些实施例中，导电条带和第一导电焊盘由钨制成。附图说明在以下对特定实施例的非限制性描述中详细描述了这些特征和优点以及其它特征，这些描述参考附图给出，其中：图1是通过其源极连接的三个SOI晶体管的局部示意透视图；图2A和图2B是示出形成三个晶体管公共连接的步骤的截面图；图3是连接条的一个实施例的部分示意性透视图；图4A至图4C是示出用于制造连接条的工艺的一个实施例的步骤的横截面图；和图5是示出用于制造连接条的工艺的另一实施例的步骤的横截面图。具体实施方式相同的元件在各图中被相同的参考标号引用，另外，并未按比例绘制各种示图。为了清楚起见，仅示出了对所描述的实施例的理解有用的那些元件，并且是详细示出。在下文的描述中，当提到诸如术语“前”、“上方”、“上”等的位置描述或诸如术语“垂直”等的定向描述时，所做的参考基于在图中讨论的元件的方位。图1是形成在薄绝缘体上硅(SOI)层中和上的三个晶体管10的局部示意透视图。每个晶体管形成在限定在薄硅层中的有源区中和上。每个晶体管包括栅极12、漏极区14和源极区16。每个有源区位于通常由二氧化硅制成的称为BOX(用于掩埋氧化物)的绝缘体层18上。层18本身形成在硅晶片20上。在这里考虑的具体情况下，在每个晶体管和其相邻晶体管之间的硅晶片20中形成绝缘体填充的沟槽22。导电焊盘(触点)24允许对晶体管10的漏极区14进行电连接。栅极连接未示出，但是也可以使用导电焊盘(触点)进行类似的制作。为了将三个晶体管的源极区彼此电连接，一个解决方案在于形成连接条。图1示出了与三个源极区的物理和电接触中形成的垂直导电条带25，其被电连接并构成连接条。图2A和图2B是示出用于制造图1中示意性示出的连接条25的工艺的步骤的横截面图。这些视图是与晶体管10的源极区正交的平面A-A。图2A是在其源极区尚未电连接的三个SOI晶体管10的横截面图。在晶片20中，已经形成绝缘体填充的沟槽22(例如彼此相等的距离)，将晶片20的未蚀刻部分26留在有源区16下方(应注意，在图1的一方面以及图2A和图2B的另一方面未被按照相同比例绘制)。包括部分26的晶片20被绝缘体22覆盖。绝缘体22被蚀刻停止材料的薄层27覆盖，例如氮化硅。层27的厚度例如包括在30和50nm之间，并且例如是40nm。层27被绝缘体的另一层28覆盖，例如氧化硅。层28覆盖晶体管的所有结构，特别是栅极。层28的上表面已被平坦化。层28例如具有约150nm的厚度。图2B是在参考图2A描述其结果之后的步骤之后的图1的三个SOI晶体管的横截面图。该步骤的目的是为源极区16移除覆盖，以便可以将它们与导电条带25电连接。在该步骤中，在期望形成连接条25的位置中，在绝缘体的层28中形成沟槽，向下直到蚀刻停止层27。然后将蚀刻停止层27从沟槽底部移除，以便为待连接的源极区16移除覆盖。然后用导电金属(例如钨)完全填充沟槽，形成导电条带25。蚀刻停止层27的蚀刻继续进行，直到该层的所有材料已经从待连接的源极区16的上方完全移除。相对于层27的材料的蚀刻，绝缘体22(通常为氧化硅)的蚀刻的选择性低，实际上是部分地蚀刻该绝缘体22。因此，硅晶片20的部分30可以通过蚀刻移除覆盖。当沟槽填充有例如钨的导体时，导体与晶片20接触，与区域30同一水平面，在晶体管的源极和晶片20的硅之间产生短路。正是这些短路被期望通过下述方法进行避免。图3是允许防止连接条和硅晶片20之间的短路的连接条的一个实施例的透视图。图3的元件类似于图1的元件，不同之处在于连接条25在图3中被连接条32替代。条32包括主部34和次部36。主部34是形成在待连接的区域(这里是源极区16)上方的垂直导电条带。主部34形成在图3中未示出的绝缘体层中。次部36是穿过绝缘体(未示出)并且在主部和仅连接的源极区之间形成连接的导电焊盘。杆32包括与待连接的源极区16一样多的次部36。在图3中，示出了三个源极区，因而示出了三个次部36。应注意，次部36类似于漏极区的连接焊盘24：它们具有相同或相似的横截面，但高度更小。连接条32(即主部34和次部36)由单一的金属制成，例如金属钨。图4A至图4C是用于制造连接条32的工艺的一个实施例的步骤的横截面图。图4A示出了在参考图2A描述其结果之后的制造步骤的结果。与图2A中相同的元件由相同的附图标记引用，下文将不再赘述。在该步骤中，第一孔38形成在面向待连接区域的层28中。这些孔径的范围比待连接的源极区小。只有这样，如图4B所示，是具有被形成蚀刻的连接条34的互补形状的纵向沟槽。在图4C所示的步骤中，蚀刻停止层的材料被选择性地向下蚀刻到将到达的源极区16。应注意，通常由氮化硅制成的层27的选择性蚀刻步骤可以在图4B的步骤之后或在图4A的步骤之后进行。即使氮化硅27的蚀刻不完全是选择性的，考虑到所形成的孔的形状，也不可能蚀刻绝缘体22并到达硅晶片20。因此，避免了上述的短路风险。接下来，沟槽填充有导体，该导体通常是通过金属阻挡层(未示出)从沟槽的壁分开的钨，从而形成焊盘36和导电条带34。本技术具有许多变型。例如，如图5所示，用于接收导电条带34的带状孔可以形成在用于接收焊盘36的孔(图5中的步骤中尚未形成)之前。已经描述了特定实施例。各种变型和修改对于本领域技术人员来说似乎是显而易见的。特别地，连接条用于连接源极区。它也可以用于连接其他晶体管区域，例如漏极区域或其他类型的部件。本领域技术人员在能力范围内，结合上述实施例的各种要素完成本技术，而不必行使创造性的技能。本文档来自技高网...

【技术保护点】
一种包含连接条的装置，其特征在于，包括：集成电路，包含待互连的分开的第一电路区；和连接条，由以下部分组成：主部，由在所述分开的第一电路区上方延伸的导电条带形成，除了在待互连的所述分开的第一电路区处，所述导电条带通过电介质与所述集成电路分开；和次部，由通过所述电介质的第一导电焊盘形成，每个所述第一导电焊盘从一个第一电路区垂直延伸至所述导电条带。

【技术特征摘要】
2017.01.23 FR 17505401.一种包含连接条的装置，其特征在于，包括：集成电路，包含待互连的分开的第一电路区；和连接条，由以下部分组成：主部，由在所述分开的第一电路区上方延伸的导电条带形成，除了在待互连的所述分开的第一电路区处，所述导电条带通过电介质与所述集成电路分开；和次部，由通过所述电介质的第一导电焊盘形成，每个所述第一导电焊盘从一个第一电路区垂直延伸至所述导电条带。2.根据权利要求1...

【专利技术属性】
技术研发人员：P·波伊文，D·里斯图伊尤，
申请(专利权)人：意法半导体克洛尔二公司，意法半导体鲁塞公司，
类型：新型
国别省市：法国,FR