半导体装置制造方法及图纸

本发明专利技术涉及具有场效应晶体管的半导体装置，其目的在于得到能够抑制基板的面积的增加的半导体装置。本发明专利技术涉及的半导体装置具有：晶体管，其设置于第1基板；栅极焊盘，其与该晶体管的栅极电极连接；导电性凸块，其设置于该栅极焊盘之上；第2基板，其设置于该第1基板的上方，具有第1面和第2面；第1电极，其从该第1面贯穿至该第2面，在该第2面侧与该导电性凸块连接；电阻，其一端连接于该第1电极的该第1面侧，另一端连接于输入端子；以及第2电极，其与该第1电极相邻设置在该第1面，以不经由该电阻的状态连接于该输入端子，该晶体管的栅极泄漏电流从该第1电极通过该第2基板的该母材及该第2电极而流动至该输入端子。

Semiconductor device

The present invention relates to a semiconductor device with field effect transistors, which aims to obtain a semiconductor device that can inhibit the increase of the area of the substrate. The present invention relates to a semiconductor device with transistor, which is arranged on the first substrate; a gate pad, and connected to the gate electrode of the transistor; a conductive convex block arranged on the gate pad on the substrate; second, above which is arranged on the first substrate, a first surface and the second surface; first electrode the first, from the surface to the surface through second, in the second side is connected with the conductive convex block; the first side resistance, whose one end is connected to the first electrode, the other end is connected to the input terminals; and a second electrode, the first electrode and the adjacent arranged on the first surface to the state of resistance connected to the input terminal through the gate of the transistor, the leakage current from the first electrode through the second substrate of the mother material and the second electrode flow to the input terminal.

【技术实现步骤摘要】
半导体装置
本专利技术涉及一种半导体装置，该半导体装置具有将高频信号放大的场效应晶体管。
技术介绍
就使用了化合物半导体的高频用FET(FieldEffectTransistor)而言，有时栅极电极和输入端子经由电阻而连接。该电阻是为了实现振荡的抑制以及施加至FET的栅极电压的调整而设置的。如果FET的温度上升，则有时会产生栅极泄漏电流。如果该栅极泄漏电流流过与栅极电极连接的电阻，则施加至FET的栅极电压由于电压降而上升。其结果，流过FET的漏极电流增加，FET进一步发热。由此，栅极泄漏电流进一步增加。由于其连锁反应，FET有可能受到损伤。对此，专利文献1公开了一种具有偏置电路的半导体装置，该偏置电路具有NIN元件。NIN元件与电阻并联连接，该电阻连接于栅极偏置供给电源与栅极之间。NIN元件具有在2个N型的导电性接触层之间夹着半绝缘性的半导体层的结构。NIN元件的电阻值伴随着温度上升而降低。因此，如果温度上升，则偏置电路的电阻值减小。此时，即使栅极泄漏电流增加，栅极电位的上升也得到抑制。因此，FET的温度上升得到抑制。专利文献1：日本特开平11－297941号公报就专利文献1所示的半导体装置而言，在基板形成FET及NIN元件。此时，将FET和NIN元件靠近配置这一作法有时会受到限制。因此，即使FET处于高温状态，NIN元件的温度有时也难以上升。因此，有可能无法充分地抑制栅极电位的上升。另外，如果基板使用与硅相比带隙宽的化合物半导体，则能够制作适于大功率动作的FET。另一方面，对于由化合物半导体形成的NIN元件，即使FET的温度上升，电阻有时也难以下降。因此，有可能无法充分利用NIN元件来抑制栅极电位的上升。另外，为了形成NIN元件而增加基板的面积。因此，制造成本增加。另外，为了充分地得到FET的性能，期望将匹配电路形成于FET的附近。但是，如果在FET的附近形成NIN元件，则有时无法在FET的附近配置匹配电路。此时，有可能抑制FET的性能。
技术实现思路
本专利技术就是为了解决上述课题而提出的，目的在于得到一种能够抑制基板的面积的增加的半导体装置。本专利技术涉及的半导体装置具有：第1基板；晶体管，其设置于该第1基板；栅极焊盘，其设置于该第1基板的上表面，与该晶体管的栅极电极连接；导电性凸块，其设置于该栅极焊盘之上；第2基板，其设置于该第1基板的上方，具有第1面和第2面，该第2面是与该第1面相反的面；第1电极，其从该第1面贯通至该第2面，在该第2面侧与该导电性凸块连接；电阻，其一端连接于该第1电极的该第1面侧，另一端连接于输入端子；以及第2电极，其与该第1电极相邻设置在该第1面，以不经由该电阻的状态连接于该输入端子，该第1电极和该第2电极由该第2基板的母材隔开，从该晶体管的漏极电极流动至该栅极电极的栅极泄漏电流从该第1电极通过该第2基板的该母材及该第2电极而流动至该输入端子。专利技术的效果就本专利技术涉及的半导体装置而言，向栅极焊盘经由导电性凸块连接第2基板。如果晶体管发热，则第2基板的母材的电阻值降低。此时，从晶体管的漏极电极流动至栅极电极的栅极泄漏电流从第1电极通过第2基板的母材而流动至第2电极。因此，抑制了因栅极泄漏电流流过第1电阻所产生的电压降。因此，抑制了FET的发热。另外，无需在第1基板形成用于抑制栅极泄漏电流的元件。因此，能够抑制第1基板的面积的增加。附图说明图1是实施方式1涉及的半导体装置的剖视图。图2是实施方式1涉及的第1基板的俯视图。图3是对比例涉及的半导体装置的剖视图。图4是表示硅的电导率的温度特性的图。图5是实施方式1的第1变形例涉及的第2基板的俯视图。图6是实施方式1的第1变形例涉及的第2基板的仰视图。图7是实施方式1的第2变形例涉及的半导体装置的剖视图。图8是对比例涉及的半导体装置的剖视图。图9是实施方式2涉及的半导体装置的剖视图。图10是实施方式3涉及的半导体装置的剖视图。图11是实施方式4涉及的半导体装置的剖视图。图12是实施方式4的第1变形例涉及的半导体装置的剖视图。图13是实施方式4的第2变形例涉及的半导体装置的剖视图。标号的说明80、280、380、480、580、680、780半导体装置，10第1基板，12晶体管，13栅极电极，14漏极电极，11栅极焊盘，30导电性凸块，20、120、320、520、720第2基板，61第1面，62第2面，44、444、744第1电极，50输入端子，51电阻，45、345、645第2电极，41、641第2键合焊盘，21、121、421、721第1焊盘，528第1凹部，729第2凹部，126匹配电路，260树脂。具体实施方式参照附图对本专利技术的实施方式涉及的半导体装置进行说明。对相同或者相对应的结构要素标注相同的标号，有时省略重复说明。实施方式1.图1是实施方式1涉及的半导体装置的剖视图。本实施方式涉及的半导体装置80具有第1基板10。在第1基板10设置晶体管12。在本实施方式中，晶体管12是高频用FET。第1基板10由化合物半导体形成。使用砷化镓、氮化镓、磷化铟等化合物半导体作为第1基板10的材料。在第1基板10的上表面设置栅极焊盘11。栅极焊盘11通过配线15与晶体管12的栅极电极13连接。在第1基板10的上表面设置漏极焊盘18。漏极焊盘18通过配线17与晶体管12的漏极电极14连接。在第1基板10的背面设置有接地金属52。向接地金属52施加接地电位。在栅极焊盘11之上设置导电性凸块30。另外，在漏极焊盘18之上设置导电性凸块31。能够使用金、铜或者焊料作为导电性凸块30、31。导电性凸块30、31的材料并不限定于此。在第1基板10的上方设置第2基板20。第2基板20具有第1面61和第2面62，该第2面是与第1面61相反的面。第2基板20由电阻率大于或等于100Ωcm的硅形成。作为第2基板20的材料的硅是高频用基板所使用的本征硅。第2基板20以第2面62与第1基板10的上表面相对的方式设置于导电性凸块30、31之上。第2基板20通过导电性凸块30、31安装于第1基板10的上方。在第2基板20形成第1电极44。第1电极44从第1面61贯通至第2面62。另外，第1电极44在第2面62侧与导电性凸块30连接。第1电极44在第2面62具有第1焊盘21。第1焊盘21与导电性凸块30连接。另外，第1电极44在第1面61具有第1键合焊盘40。第1键合焊盘40是用于进行导线键合的焊盘。第1焊盘21和第1键合焊盘40通过从第1面61贯通至第2面62的第1通路孔22而导通。半导体装置80具有电阻51。电阻51的一端连接于第1电极44的第1面61侧。电阻51的一端通过配线53与第1键合焊盘40连接。电阻51的另一端与输入端子50连接。从输入端子50进行高频信号的输入及栅极电压的施加。通过电阻51能够实现振荡的抑制及施加至晶体管12的栅极电压的调整。在第2基板20形成第2电极45。在本实施方式中，第2电极45是设置于第1面61的第2键合焊盘41。第2电极45与第1电极44相邻设置。第2电极45通过配线54与输入端子50连接。第2电极45以不经由电阻51的状态与输入端子50连接。在本实施方式中，第2电极45是设置于第1面61的第2键合焊盘41。第2电极45的形状并不本文档来自技高网...

【技术保护点】
一种半导体装置，其特征在于，具有：第1基板；晶体管，其设置于所述第1基板；栅极焊盘，其设置于所述第1基板的上表面，与所述晶体管的栅极电极连接；导电性凸块，其设置于所述栅极焊盘之上；第2基板，其设置于所述第1基板的上方，具有第1面和第2面，该第2面是与所述第1面相反的面；第1电极，其从所述第1面贯通至所述第2面，在所述第2面侧与所述导电性凸块连接；电阻，其一端连接于所述第1电极的所述第1面侧，另一端连接于输入端子；以及第2电极，其与所述第1电极相邻设置在所述第1面，以不经由所述电阻的状态连接于所述输入端子，所述第1电极和所述第2电极由所述第2基板的母材隔开，从所述晶体管的漏极电极流动至所述栅极电极的栅极泄漏电流从所述第1电极通过所述第2基板的所述母材及所述第2电极而流动至所述输入端子。

【技术特征摘要】
2016.10.06 JP 2016-1981251.一种半导体装置，其特征在于，具有：第1基板；晶体管，其设置于所述第1基板；栅极焊盘，其设置于所述第1基板的上表面，与所述晶体管的栅极电极连接；导电性凸块，其设置于所述栅极焊盘之上；第2基板，其设置于所述第1基板的上方，具有第1面和第2面，该第2面是与所述第1面相反的面；第1电极，其从所述第1面贯通至所述第2面，在所述第2面侧与所述导电性凸块连接；电阻，其一端连接于所述第1电极的所述第1面侧，另一端连接于输入端子；以及第2电极，其与所述第1电极相邻设置在所述第1面，以不经由所述电阻的状态连接于所述输入端子，所述第1电极和所述第2电极由所述第2基板的母材隔开，从所述晶体管的漏极电极流动至所述栅极电极的栅极泄漏电流从所述第1电极通过所述第2基板的所述母材及所述第2电极而流动至所述输入端子。2.根据权利要求1所述的半导体装置，其特征在于，所述第1电极与所述第2电极之间的间隔小于或等于100μm。3.根据权利要求1或2所述的半导体装置，其特征在于，所述第2电极是设置于所述第1面的第2键合焊盘。4.根据权...

【专利技术属性】
技术研发人员：渡边伸介，西泽弘一郎，
申请(专利权)人：三菱电机株式会社，
类型：发明
国别省市：日本,JP