半导体芯片封装制造技术

本发明专利技术实施例公开了一种具有高带宽的半导体芯片封装。其包括：第一半导体晶粒与第二半导体晶粒，其中该第一半导体晶粒与该第二半导体晶粒共平面并且并排设置；非直线形界面间隙，位于该第一半导体晶粒与该第二半导体晶粒之间；模塑料，围绕该第一半导体晶粒与该第二半导体晶粒；以及重分布层结构，位于该第一半导体晶粒、该第二半导体晶粒以及该模塑料上，其中该第一半导体晶粒与该第二半导体晶粒通过该重分布层结构电性连接。

Semiconductor chip packaging

An embodiment of the invention discloses a semiconductor chip package with high bandwidth. It includes: a first semiconductor die and a second semiconductor die, wherein the first semiconductor die and the second semiconductor grain co planar and non linear arranged side by side; the interfacial gap, is located between the first semiconductor die and the second semiconductor die; plastic mold around the first semiconductor die and the second semiconductor layer and the redistribution of grain; the structure, located on the first semiconductor die, the semiconductor die and the second die of plastic, wherein the first semiconductor die and the second semiconductor die through the redistribution layer electrically connected structure.

【技术实现步骤摘要】
半导体芯片封装
本专利技术涉及封装技术，特别涉及一种半导体芯片封装。
技术介绍
如业界已知，晶粒的良品率损失与晶粒尺寸成正相关。在晶圆上制造大尺寸的晶粒一般会受到低良品率与高成本的问题。为了改善产品良品率，例如可以在晶圆级尺度上，将更大尺寸的芯片(如网络交换芯片)拆分(或分解)为两个具有相同电路模块设计的更小尺寸的晶粒。在组装时，以并排方式(sidebyside)封装该两个从同一晶圆切割而来的并且具有相同电路模块设计的更小尺寸的晶粒，并且在重分布层或基板中提供晶粒至晶粒(die-to-die)的连接路径，以分别连接该两个更小尺寸晶粒的I/O(input/output，输入/输出)垫。在本
中，总是期望提供改善的具有高带宽(bandwidth)的芯片封装。
技术实现思路
有鉴于此，本专利技术实施例提供了一种具有高带宽的半导体芯片封装。本专利技术实施例提供了一种半导体芯片封装，包括：第一半导体晶粒与第二半导体晶粒，其中该第一半导体晶粒与该第二半导体晶粒共平面并且并排设置；非直线形界面间隙，位于该第一半导体晶粒与该第二半导体晶粒之间；模塑料，围绕该第一半导体晶粒与该第二半导体晶粒；以及重分布层结构，位于该第一半导体晶粒、该第二半导体晶粒以及该模塑料上，其中该第一半导体晶粒与该第二半导体晶粒通过该重分布层结构电性连接。其中，该第一半导体晶粒与该第二半导体晶粒具有相同的电路模块设计。其中，该第一半导体晶粒具有沿该非直线形界面间隙的第一晶粒间切割边缘以及该第二半导体晶粒具有沿该非直线形界面间隙的第二晶粒间切割边缘，其中该第一晶粒间切割边缘与该第二晶粒间切割边缘彼此互补。其中，该第一半导体晶粒包括：多个第一I/O垫，沿该第一晶粒间切割边缘设置；以及该第二半导体晶粒包括：多个第二I/O垫，沿该第二晶粒间切割边缘设置。其中，该多个第一I/O垫通过该重分布层结构电性连接至该多个第二I/O垫。其中，该第一晶粒间切割边缘与该第二晶粒间切割边缘均具有蜿蜒的外形。其中，该第一半导体晶粒具有L形外形，该第二半导体晶粒具有颠倒的L形外形。本专利技术实施例提供了一种半导体芯片封装，包括：第一半导体晶粒与第二半导体晶粒，其中该第一半导体晶粒与该第二半导体晶粒共平面并且并排设置；连续的界面间隙，位于该第一半导体晶粒与该第二半导体晶粒之间并且将该第一半导体晶粒与该第二半导体晶粒隔开，其中该连续的界面间隙包括：第一间隙部分，沿第一方向延伸；以及第二间隙部分，沿第二方向延伸，其中该第二方向不平行于该第一方向；模塑料，围绕该第一半导体晶粒与该第二半导体晶粒；以及重分布层结构，位于该第一半导体晶粒、该第二半导体晶粒以及该模塑料上，其中该第一半导体晶粒与该第二半导体晶粒通过该重分布层结构电性连接。其中，该第一半导体晶粒具有沿该连续的界面间隙的第一晶粒间切割边缘以及该第二半导体晶粒具有沿该连续的界面间隙的第二晶粒间切割边缘，其中该第一晶粒间切割边缘与该第二晶粒间切割边缘彼此互补。其中，该第一半导体晶粒包括：多个第一I/O垫，沿该第一晶粒间切割边缘设置；以及该第二半导体晶粒包括：多个第二I/O垫，沿该第二晶粒间切割边缘设置。其中，该多个第一I/O垫通过该重分布层结构电性连接至该多个第二I/O垫。本专利技术实施例提供了一种半导体芯片封装，包括：第一半导体晶粒与第二半导体晶粒，其中该第一半导体晶粒与该第二半导体晶粒共平面并且并排设置，其中该第一半导体晶粒与该第二半导体晶粒具有相同的电路模块设计；模塑料，围绕该第一半导体晶粒与该第二半导体晶粒；以及重分布层结构，位于该第一半导体晶粒、该第二半导体晶粒以及该模塑料上，其中该第一半导体晶粒与该第二半导体晶粒通过该重分布层结构电性连接。本专利技术实施例的有益效果是：本专利技术实施例，由于通过重分布层结构电性连接的半导体晶粒之间形成一非直线形界面间隙，因此可以提高半导体芯片封装的带宽。附图说明图1为根据本专利技术实施例的具有改善的带宽的半导体芯片封装的平面示意图；图2为沿图1中的I-I’线的剖面示意图；图3为根据本专利技术另一实施例的具有改善的带宽的半导体芯片封装的平面示意图；图4～6为剖面示意图，用来示意在晶圆级尺度(waferlevelscale)上制造位于半导体晶粒之间的不规则切割边缘(irregularcutedge)的方法；图7和图8为根据本专利技术实施例的形成半导体芯片封装的方法的示意图，其中该半导体芯片封装包含通过图4～6所制造的成对晶粒。具体实施方式为了使本专利技术所解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本专利技术进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本专利技术，并不用于限定本专利技术。在本申请说明书及权利要求当中使用了某些词汇来指称特定的元件。本领域技术人员应可理解，硬件制造商可能会用不同的名词来称呼同一个元件。本说明书及权利要求并不以名称的差异作为区分元件的方式，而是以元件在功能上的差异作为区分的准则。在通篇说明书及权利要求当中所提及的“包括”、“包含”为一开放式的用语，故应解释成“包括(含)但不限定于”。另外，“耦接”一词在此为包括任何直接及间接的电气连接手段。因此，若文中描述第一装置耦接于第二装置，则代表该第一装置可直接电气连接至该第二装置，或透过其它装置或连接手段间接地电气连接至该第二装置。应当理解，尽管这里可以使用术语“第一”、“第二”等描述各元件、区域、层和/或部分，但是这些元件、区域、层和/或部分不应受限于这些术语。这些术语仅用于将一个元件、区域、层或部分与另一元件、区域、层或部分区别开。因此，以下讨论的第一元件、区域、层或部分可以被称为第二元件、区域、层或部分而不背离示例性实施例的教导。为便于描述此处可以使用诸如“在...之下”、“在...下面”、“下(lower)”、“在...之上”、“上(upper)”等空间相对性术语以描述如附图所示的一个元件或特征与另一个(些)元件或特征之间的关系。应当理解，空间相对性术语是用来概括除附图所示取向之外的器件在使用或操作中的不同取向的。例如，如果把附图中的器件翻转过来，被描述为“在”其他元件或特征“之下”或“下面”的元件将会在其它元件或特征的“上方”。因此，示例性术语“在...下面”就能够涵盖之上和之下两种取向。器件可以采取其他取向(如旋转90度)，此处所用的空间相对性描述符则做相应解释。本专利技术实施例提供了一种具有高带宽的半导体芯片封装，其中该半导体芯片封装具有两个从同一大晶粒划分来的更小的晶粒，并且该两个更小的晶粒并排布置。请参考图1与图2。图1为根据本专利技术实施例的具有改善的带宽的半导体芯片封装的平面示意图。图2为沿图1的I-I’线的剖面示意图。如图1与图2所示，微电子设备(或者电子设备)1包括：基板200以及安装于该基板200上的半导体芯片封装100。根据本专利技术的实施例，该半导体芯片封装100可以为倒装芯片(flipchip)封装，扇出(fanout)封装，或者晶圆级扇出封装(waferlevelfan-outpackage，即WLFO封装)，但是不限制于此。在另一实施例中，该半导体芯片封装100例如可以为CoWoS(chiponwaferonsubstrate，基板上晶圆上芯片)封装并且包含硅中介层。该基板200可以为封装本文档来自技高网...

【技术保护点】
一种半导体芯片封装，其特征在于，包括：第一半导体晶粒与第二半导体晶粒，其中该第一半导体晶粒与该第二半导体晶粒共平面并且并排设置；非直线形界面间隙，位于该第一半导体晶粒与该第二半导体晶粒之间；模塑料，围绕该第一半导体晶粒与该第二半导体晶粒；以及重分布层结构，位于该第一半导体晶粒、该第二半导体晶粒以及该模塑料上，其中该第一半导体晶粒与该第二半导体晶粒通过该重分布层结构电性连接。

【技术特征摘要】
2016.10.07 US 62/405,286;2017.07.10 US 15/644,8491.一种半导体芯片封装，其特征在于，包括：第一半导体晶粒与第二半导体晶粒，其中该第一半导体晶粒与该第二半导体晶粒共平面并且并排设置；非直线形界面间隙，位于该第一半导体晶粒与该第二半导体晶粒之间；模塑料，围绕该第一半导体晶粒与该第二半导体晶粒；以及重分布层结构，位于该第一半导体晶粒、该第二半导体晶粒以及该模塑料上，其中该第一半导体晶粒与该第二半导体晶粒通过该重分布层结构电性连接。2.如权利要求1所述的半导体芯片封装，其特征在于，该第一半导体晶粒与该第二半导体晶粒具有相同的电路模块设计。3.如权利要求1所述的半导体芯片封装，其特征在于，该第一半导体晶粒具有沿该非直线形界面间隙的第一晶粒间切割边缘以及该第二半导体晶粒具有沿该非直线形界面间隙的第二晶粒间切割边缘，其中该第一晶粒间切割边缘与该第二晶粒间切割边缘彼此互补。4.如权利要求3所述的半导体芯片封装，其特征在于，该第一半导体晶粒包括：多个第一I/O垫，沿该第一晶粒间切割边缘设置；以及该第二半导体晶粒包括：多个第二I/O垫，沿该第二晶粒间切割边缘设置。5.如权利要求4所述的半导体芯片封装，其特征在于，该多个第一I/O垫通过该重分布层结构电性连接至该多个第二I/O垫。6.如权利要求3所述的半导体芯片封装，其特征在于，该第一晶粒间切割边缘与该第二晶粒间切割边缘均具有蜿蜒的外形。7.如权利要求1所述的半导体芯片封装，其特征在于，该第一半导体晶粒具有L形外形，该第二半导体晶粒具有颠倒的L形外形。8.一种半...

【专利技术属性】
技术研发人员：林子闳，彭逸轩，刘乃玮，黄伟哲，
申请(专利权)人：联发科技股份有限公司，
类型：发明
国别省市：中国台湾,71