一种信号生成方法和装置制造方法及图纸

本发明专利技术实施例公开了一种信号生成装置，所述信号生成装置与芯片主系统弱耦合，所述装置包括：时钟复位处理单元、配置信号发生单元、信号生成单元、输出单元，其中，所述时钟复位处理单元，用于控制所述信号生成装置的配置和管理；所述配置信号发生单元，用于生成控制信号，所述控制信号包括：时钟控制信号、和/或复位控制信号；所述信号生成单元，用于接收输入的参考信号，根据所述控制信号和所述参考信号生成输出信号；所述输出模块，用于输出所述输出信号至所述芯片主系统。本发明专利技术实施例同时还公开了一种信号生成方法。

A method and device for signal generation

The embodiment of the invention discloses a device for generating the signal, the signal generating device and the main chip system weak coupling, the device comprises a processing unit, clock reset configuration signal generating unit, signal generation unit and output unit, wherein the clock reset processing unit used to configure and manage the control signal generating device; the configuration signal generating unit for generating a control signal, the control signal comprises a clock control signal, and / or reset control signal; the signal generating unit for receiving the input reference signal, according to the control signal and the reference signal to generate an output signal; the output module and for outputting the output signal to the main chip system. An embodiment of the invention also discloses a signal generation method.

【技术实现步骤摘要】
一种信号生成方法和装置
本专利技术涉及微电子
，尤其涉及一种信号生成方法和装置。
技术介绍
随着微电子技术向纳电子技术的快速发展，芯片集成度和复杂度越来越高。为了满足系统芯片更高的主频和更高的数据处理能力，以及终端芯片更低的功耗和更小的有效面积，对于芯片的时钟和复位设计要求越来越高。现有技术在芯片中，根据芯片外部的参考时钟输入到芯片内的锁相环、时钟关断器件和时钟分频器中，产生芯片各个子系统的工作时钟；复位信号通过外部复位信号输入到芯片内部，根据功能模块实际需要，配置产生芯片各个模块的复位信号。锁相环的配置参数、时钟关断的使能控制信号、时钟分频参数和复位配置信号都是通过芯片主处理器或片外处理器提供。随着芯片集成度越来越高，芯片场景模式越来越多，时钟和复位的配置信息和变化模式也越来越多。芯片的功能复杂度越高会使芯片主处理器或片处理器出现工作异常的可能性提高，从而导致芯片的时钟和复位配置产生异常，影响芯片的功能稳定性。
技术实现思路
为解决现有存在的技术问题，本专利技术提供一种信号生成方法和装置，解决了芯片主系统时钟复位稳定性低和不可控制的问题。本专利技术的技术方案是这样实现的：一种信号生成装置，所述信号生成装置与芯片主系统弱耦合，所述装置包括：时钟复位处理单元、配置信号发生单元、信号生成单元、输出单元，其中，所述时钟复位处理单元，用于控制所述信号生成装置的配置和管理；所述配置信号发生单元，用于生成控制信号，所述控制信号包括：时钟控制信号、和/或复位控制信号；所述信号生成单元，用于接收输入的参考信号，根据所述控制信号和所述参考信号生成输出信号；所述输出模块，用于输出所述输出信号至所述芯片主系统。进一步地，所述控制信号包括时钟控制信号和/或复位控制信号；当所述控制信号包括时钟控制信号时，所述信号生成单元，具体用于接收输入的时钟参考信号，将所述时钟参考信号进行倍频处理，根据倍频处理后的时钟参考信号和所述时钟控制信号生成输出信号；当所述控制信号包括复位控制信号时，所述信号生成单元，具体用于接收输入的复位参考信号，根据所述复位参考信号和所述复位控制信号生成输出信号；当所述控制信号包括时钟控制信号和复位控制信号时，所述信号生成单元，具体用于接收输入的时钟参考信号和复位参考信号，将所述时钟参考信号进行倍频处理，根据倍频处理后的时钟参考信号和所述时钟控制信号生成输出信号，根据所述复位参考信号和所述复位控制信号生成输出信号。进一步地，所述时钟控制信号包括：0或者1；当所述时钟控制信号为1时，所述输出信号为时钟信号，当所述时钟控制信号为0时，所述输出信号为时钟关断信号；所述复位控制信号包括：0或者1；当所述复位控制信号为1时，所述输出信号为复位释放信号，当所述复位控制信号为0时，所述输出信号为复位信号。进一步地，所述装置还包括：存储单元，用于存储所述时钟复位处理单元可执行的生成时钟控制信号和复位控制信号的程序及数据。进一步地，所述装置还包括：总线，用于将所述信号生成装置的所有单元互联，实现所述时钟复位处理单元对这些设备的管理和访问；系统接口，用于实现所述芯片主系统和所述信号生成装置的通讯功能。进一步地，所述装置还包括：外设，用于实现对所述时钟复位处理单元执行内存程序过程的监测和调试，还用于所述时钟复位处理单元与外部数据进行通讯。一种信号生成方法，所述方法应用于信号生成装置，所述信号生成装置与芯片主系统弱耦合，所述信号生成装置包括时钟复位处理单元，通过所述时钟复位处理单元控制所述信号生成装置的配置和管理，所述方法包括：生成控制信号，所述控制信号包括：时钟控制信号、和/或复位控制信号；接收输入的参考信号，根据所述控制信号和所述参考信号生成输出信号；输出所述输出信号至所述芯片主系统。进一步地，所述控制信号包括时钟控制信号或复位控制信号；所述根据所述接收输入的参考信号，根据所述控制信号和所述参考信号生成输出信号，包括：当所述控制信号包括时钟控制信号时，接收输入的时钟参考信号，将所述时钟参考信号进行倍频处理，根据倍频处理后的时钟参考信号和所述时钟控制信号生成输出信号；当所述控制信号包括复位控制信号时，接收输入的复位参考信号，根据所述复位参考信号和所述复位控制信号生成输出信号。进一步地，所述控制信号包括时钟控制信号和复位控制信号；所述根据所述接收输入的参考信号，根据所述控制信号和所述参考信号生成输出信号，包括：接收输入的时钟参考信号和复位参考信号，将所述时钟参考信号进行倍频处理，根据倍频处理后的时钟参考信号和所述时钟控制信号生成输出信号，根据所述复位参考信号和所述复位控制信号生成输出信号。进一步地，所述时钟控制信号包括：0或者1；当所述时钟控制信号为1时，所述输出信号为时钟信号，当所述时钟控制信号为0时，所述输出信号为时钟关断信号；所述复位控制信号包括：0或者1；当所述复位控制信号为1时，所述输出信号为复位释放信号，当所述复位控制信号为0时，所述输出信号为复位信号。本专利技术的实施例提供的信号生成方法和装置，可以通过信号生成装置独立控制和生成时钟信号和/或复位信号，提供给芯片主系统使用，不使用芯片主系统的资源，提高了生成时钟信号和/或复位信号的可靠性、可配置性和可控性，增强了芯片主系统的时钟复位稳定性和可调可测性，提高了芯片的性能和质量。附图说明图1为本专利技术实施例提供的信号生成方法流程示意图一；图2为本专利技术实施例提供的芯片时钟复位子系统结构示意图；图3为本专利技术实施例提供的信号生成方法流程示意图二；图4为本专利技术实施例提供的信号生成方法流程示意图三；图5为本专利技术实施例提供的信号生成方法流程示意图四；图6为本专利技术实施例提供的信号生成装置结构示意图一；图7为本专利技术实施例提供的信号生成装置结构示意图二。具体实施方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述。实施例一本专利技术实施例提供一种信号生成方法，如图1所示，该方法包括：步骤101、生成控制信号，所述控制信号包括：时钟控制信号、和/或复位控制信号。需要说明的是，本专利技术实施例提供的信号生成方法的执行主体可以是信号生成装置。该信号生成装置可以设置在芯片中，设置在芯片上的信号生成装置不属于芯片主系统，因此，该信号生成装置可以理解为芯片时钟复位子系统，该芯片时钟复位子系统可以为芯片主系统生成时钟信号和/或复位信号。本专利技术实施例中，信号生成装置与芯片主系统弱耦合，即芯片时钟复位子系统与芯片主系统弱耦合，信号生成装置不属于芯片主系统，信号生成装置中设置专用于对芯片时钟复位子系统配置和管理的处理器，因此，芯片主系统出现异常不会对信号生成装置产生影响。如图2所示，该芯片时钟复位子系统可以包括：处理器、内存、外设、系统接口、总线、时钟复位配置信号发生器、时钟生成模块和复位生成模块。其中，处理器，用于对芯片时钟复位子系统的配置和管理，实现对时钟信号和复位信号的配置和管理，用于时钟复位生成和管理，根据实际芯片功能需求，可以是任意类型的处理器。内存，用于存储处理器可执行的生成时钟控制信号和复位控制信号的程序及数据。其中，内存可以是只读存储器ROM或者RAM直接访问存储器。当内存是RAM时，可以向内存中写入生成时钟控制信号和复位控制信号的相关数据，实现对时钟信号和复位信号的控制。外设，本文档来自技高网...

【技术保护点】
一种信号生成装置，其特征在于，所述信号生成装置与芯片主系统弱耦合，所述装置包括：时钟复位处理单元、配置信号发生单元、信号生成单元、输出单元，其中，所述时钟复位处理单元，用于控制所述信号生成装置的配置和管理；所述配置信号发生单元，用于生成控制信号，所述控制信号包括：时钟控制信号、和/或复位控制信号；所述信号生成单元，用于接收输入的参考信号，根据所述控制信号和所述参考信号生成输出信号；所述输出模块，用于输出所述输出信号至所述芯片主系统。

【技术特征摘要】
1.一种信号生成装置，其特征在于，所述信号生成装置与芯片主系统弱耦合，所述装置包括：时钟复位处理单元、配置信号发生单元、信号生成单元、输出单元，其中，所述时钟复位处理单元，用于控制所述信号生成装置的配置和管理；所述配置信号发生单元，用于生成控制信号，所述控制信号包括：时钟控制信号、和/或复位控制信号；所述信号生成单元，用于接收输入的参考信号，根据所述控制信号和所述参考信号生成输出信号；所述输出模块，用于输出所述输出信号至所述芯片主系统。2.根据权利要求1所述的装置，其特征在于，所述控制信号包括时钟控制信号和/或复位控制信号；当所述控制信号包括时钟控制信号时，所述信号生成单元，具体用于接收输入的时钟参考信号，将所述时钟参考信号进行倍频处理，根据倍频处理后的时钟参考信号和所述时钟控制信号生成输出信号；当所述控制信号包括复位控制信号时，所述信号生成单元，具体用于接收输入的复位参考信号，根据所述复位参考信号和所述复位控制信号生成输出信号；当所述控制信号包括时钟控制信号和复位控制信号时，所述信号生成单元，具体用于接收输入的时钟参考信号和复位参考信号，将所述时钟参考信号进行倍频处理，根据倍频处理后的时钟参考信号和所述时钟控制信号生成输出信号，根据所述复位参考信号和所述复位控制信号生成输出信号。3.根据权利要求1或2所述的装置，其特征在于，所述时钟控制信号包括：0或者1；当所述时钟控制信号为1时，所述输出信号为时钟信号，当所述时钟控制信号为0时，所述输出信号为时钟关断信号；所述复位控制信号包括：0或者1；当所述复位控制信号为1时，所述输出信号为复位释放信号，当所述复位控制信号为0时，所述输出信号为复位信号。4.根据权利要求1至3任一项所述的装置，其特征在于，所述装置还包括：存储单元，用于存储所述时钟复位处理单元可执行的生成时钟控制信号和复位控制信号的程序及数据。5.根据权利要求1至3任一项所述的装置，其特征在于，所述装置还包括：总线，用于将所述信号生成装置的所有单元互联，实现所述时钟复位处理单元对这些设备的管理...

【专利技术属性】
技术研发人员：蒋建平，
申请(专利权)人：深圳市中兴微电子技术有限公司，
类型：发明
国别省市：广东,44