基于振荡器的锁频环制造技术

技术编号:17717640 阅读:12 留言:0更新日期:2018-04-17 20:14
本发明专利技术提供一种方法,其包含确定控制设定和在一时间周期之后选择性地停止振荡器的振荡。所述振荡器经配置以在所述时间周期之后保持处于活跃模式。所述方法进一步包含将所述控制设定应用于所述振荡器。

【技术实现步骤摘要】
【国外来华专利技术】基于振荡器的锁频环
本专利技术大体上涉及时钟产生。
技术介绍
技术的进步已产生较小且能力更强的计算装置。举例来说,当前存在多种便携式个人计算装置,包含无线计算装置,例如较小、轻便且易于由用户携带的便携式无线电话、个人数字助理(PDA)和寻呼装置。更具体来说,便携式无线电话(例如,蜂窝式电话和因特网协议(IP)电话)可经由无线网络传达语音和数据包。此外,许多此类无线电话包含并入其中的其它类型装置。举例来说,无线电话还可包含数码相机、数码摄像机、数字记录器和音频文件播放器。而且,此类无线电话可处理可执行指令,其包含可用以接入因特网的软件应用程序,例如,网页浏览器应用程序。因而,这些无线电话可包含显著的计算能力。这些无线电话还可包含各种时钟源,以为并入其中的装置提供时钟。装置可包含具有特定频率和品质的时钟。可在一些装置中使用具有相对较低频率和相对较高抖动的时钟,而可在其它装置中使用具有较高频率和较低抖动的时钟。举例来说,移动电话内部的数字信号处理器可使用相对较低频率(例如,100MHz)和较高抖动的时钟进行操作,以执行一些任务,例如播放MP3歌曲。另外,具有异步接口的设计可使用较高抖动时钟适当操作。在可使用较低频率和较高抖动时钟进行操作的设计和应用中使用锁相环(PLL)电路可浪费功率。另外,PLL可占据装置中的较大区域,且亦可涉及使用与用于装置的其它组件的电源分离的电源。
技术实现思路
锁频环(FLL)可产生相对较低频率的输出时钟。所述输出时钟可具有为输入时钟频率的倍数的频率。举例来说,所述FLL可基于10MHz的输入时钟,产生具有相对较高抖动的100MHz的输出时钟。所述FLL可使用数字控制式振荡器(DCO)以产生所述输出时钟。所述FLL可基于在输入时钟的一或多个时钟周期期间所产生的输出时钟循环的数目,确定所述输出时钟是否在目标频率的容限范围内。所述FLL亦可在所述输出时钟的所述频率在目标频率的容限范围内时指示锁定条件。在特定实施例中,一种装置包含振荡器和用以在时间周期之后选择性地停止所述振荡器的振荡的逻辑。所述振荡器经配置以在所述时间周期之后保持处于活跃模式。所述设备还包含确定控制设定,并将所述控制设定选择性地应用于所述振荡器的控制逻辑。在另一特定实施例中,一种方法包含确定控制设定,并在时间周期之后选择性地停止振荡器的振荡。所述振荡器经配置以在所述时间周期之后保持处于活跃模式。所述方法进一步包含将所述控制设定应用于所述振荡器。在另一特定实施例中,一种设备包含用于确定控制设定的装置,和用于在时间周期之后选择性地停止振荡器的振荡的装置。所述振荡器经配置以在所述时间周期之后保持处于活跃模式。所述设备进一步包含用于将所述控制设定应用于所述振荡器的装置。在另一特定实施例中,一种非暂时性计算机可读媒体包含在由处理器执行时导致所述处理器进行如下操作的程序代码:确定控制设定,和在时间周期之后选择性地停止振荡器的振荡。所述振荡器经配置以在所述时间周期之后保持处于活跃模式。所述程序代码进一步导致所述处理器将所述控制设定应用于所述振荡器。由所揭示实施例中的至少一者所提供的一特定优势在于产生了适于以相对较低时钟频率操作且耐受相对较高抖动时钟的装置的时钟。相比于锁相环(PLL)电路,产生较低频率和相对较高抖动时钟的装置可占据较小设计区域,并消耗较少功率。可使用数字逻辑门设计所述装置,此情况可允许与其它装置共享电源。另外,具有完全数字设计的装置可使得能够使用自动测试产生模式工具以执行生产测试。在审视整个申请案后,将显而易见本专利技术的其它方面、优点和特征,申请案包含以下部分:附图说明、具体实施方式和权利要求书。附图说明图1为可操作以产生时钟的装置的特定说明性实施例的框图;图2为图1的装置的特定说明性实施方案的图;图3为说明对应于图2的电路操作的特定实施例的信号迹线的时序图;图4为操作图1和图2的电路中的任一者的方法的特定说明性实施例的流程图;和图5为包含锁频环电路的无线装置的框图。具体实施方式参看图1,描绘可操作以产生时钟的装置的特定说明性实施例,且将其大体上指定为100。装置100可经配置以产生相对较低频率时钟。装置100包含控制逻辑102、数字控制式振荡器(DCO)104和停止逻辑106。控制逻辑102可耦合到DCO104。停止逻辑106可耦合到DCO104。DCO104可经配置以接收来自控制逻辑102的控制设定108,并将输出时钟114提供到控制逻辑102。DCO104可进一步经配置以接收来自停止逻辑106的启用110。在特定实施例中,控制逻辑102可经配置以接收输入时钟112和输出时钟114,并产生控制设定108。控制逻辑102可确定控制设定108,且可将控制设定108选择性地应用于DCO104。举例来说,控制设定108可为初始控制设定或经修改控制设定。控制逻辑102可经配置以在时间周期期间将初始控制设定应用于DCO104。时间周期可为DCO104的输出时钟114的至少一时钟周期。控制逻辑102可进一步经配置以在时间周期期间确定经修改控制设定。控制逻辑102可在所述时间周期之后的第二时间周期期间应用经修改控制设定。在特定实施例中,控制逻辑102可将经修改控制设定108应用于输出时钟114的下降边缘上。所述时间周期和第二时间周期可在时间上相连。在另一实施例中,控制设定可为模拟电压。在又一实施例中,控制设定可为模拟电流。控制逻辑102可经配置以基于输出时钟114的频率,调整控制设定108。举例来说,响应于确定输出时钟114的频率低于所要频率,控制逻辑102可递增或增加控制设定108的值。类似地,响应于确定输出时钟114的频率超出所要频率,控制逻辑104可递减或减少控制设定108的值。替代性地,响应于确定输出时钟114的频率超出所要频率,控制逻辑102可递增或增加控制设定108的值。类似地,响应于确定输出时钟114的频率低于所要频率,控制逻辑102可递减或减少控制设定108的值以增加输出时钟114的频率。在特定实施例中,控制逻辑102可基于在输入时钟112的一或多个时钟周期期间输出时钟114的循环数目,确定控制设定108。在特定实施例中,DCO104可经配置以基于DCO104的振荡,产生输出时钟114。可响应于控制设定108而调整输出时钟114的频率。举例来说,输出时钟114可具有基于控制设定108的第一值的第一频率值,且可具有基于控制设定108的第二值的第二频率值。举例来说,DCO104可响应于控制设定108的递增值,增加输出时钟114的频率。类似地,DCO104可响应于控制设定108的递减值,减少输出时钟114的频率。在替代性实施例中,DCO104可响应于控制设定108的递减值,增加输出时钟114的频率。类似地,DCO104可响应于控制设定108的递增值,减少输出时钟114的频率。在特定实施例中,输出时钟114的频率可大约为输入时钟112的频率的倍数。举例来说,输出时钟114的频率可大约等于输入时钟112的频率的整数倍。举例来说,输出时钟114的频率可比输入时钟112的频率的整数倍高或低特定百分比(例如,6.25%)。作为另一实例,输出时钟114的频率可大约等于输入时钟112的频率的非整数倍。举例来说,输出时钟114的频率本文档来自技高网...
基于振荡器的锁频环

【技术保护点】
一种装置,其包括:数字控制式振荡器,其经配置以在第一时间周期期间振荡;逻辑电路,其用以在所述第一时间周期之后选择性地停止所述数字控制式振荡器的振荡,其中所述数字控制式振荡器经配置以当所述振荡停止时在第二时间周期期间保持处于活跃模式,其中所述活跃模式允许所述数字控制式振荡器调整若允许所述数字控制式振荡器振荡时将产生的输出时钟的周期,且其中停止所述数字控制式振荡器的振荡并不缩短所述数字控制式振荡器的高相位或低相位;以及控制逻辑电路,其当所述数字控制式振荡器振荡时在所述第一时间周期期间确定经修改控制设定,并当所述振荡停止时在所述第二时间周期期间将所述经修改控制设定选择性地应用于所述数字控制式振荡器。

【技术特征摘要】
【国外来华专利技术】2011.11.08 US 13/291,2061.一种装置,其包括:数字控制式振荡器,其经配置以在第一时间周期期间振荡;逻辑电路,其用以在所述第一时间周期之后选择性地停止所述数字控制式振荡器的振荡,其中所述数字控制式振荡器经配置以当所述振荡停止时在第二时间周期期间保持处于活跃模式,其中所述活跃模式允许所述数字控制式振荡器调整若允许所述数字控制式振荡器振荡时将产生的输出时钟的周期,且其中停止所述数字控制式振荡器的振荡并不缩短所述数字控制式振荡器的高相位或低相位;以及控制逻辑电路,其当所述数字控制式振荡器振荡时在所述第一时间周期期间确定经修改控制设定,并当所述振荡停止时在所述第二时间周期期间将所述经修改控制设定选择性地应用于所述数字控制式振荡器。2.根据权利要求1所述的装置,其中所述数字控制式振荡器的输出时钟的频率是基于所述经修改控制设定的。3.根据权利要求2所述的装置,其中所述输出时钟的所述频率大约为输入时钟的频率的整数倍。4.根据权利要求3所述的装置,其中所述控制逻辑电路基于在所述输入时钟的一或多个时钟周期期间所述输出时钟的循环数目确定所述经修改控制设定。5.根据权利要求2所述的装置,其进一步包括由所述输出时钟计时的串联连接触发器。6.根据权利要求1所述的装置,其中所述控制逻辑电路经配置以在所述第一时间周期期间将初始控制设定应用于所述数字控制式振荡器。7.根据权利要求1所述的装置,其中所述逻辑电路经配置以在所述第二时间周期之后重新开始所述数字控制式振荡器的振荡。8.根据权利要求7所述的装置,其中所述逻辑电路进一步经配置以在第三时间周期之后选择性地停止所述数字控制式振荡器的振荡。9.根据权利要求1所述的装置,其中将所述经修改控制设定应用于所述数字控制式振荡器的可变延迟元件。10.根据权利要求2所述的装置,其中所述数字控制式振荡器的所述输出时钟被提供到处理电路,且其中所述数字控制式振荡器与所述处理电路共享电源。11.根据权利要求1所述的装置,其进一步包括经配置以分频输入时钟并产生经分频时钟的分频器,其中将所述经分频时钟输入到所述控制逻辑电路。12.根据权利要求1所述的装置,其进一步包括经配置以分频所述数字控制式振荡器的输出时钟的分频器。13.根据权利要求1所述的装置,其中所述数字控制式振荡器和所述控制逻辑电路经配置以使用至少一个自动测试模式产生测试来受到测试。14.一种方法,其包括:当数字控制式振荡器振荡时在第一时间周期期间确定经修改控制设定;在所述第一时间周期之后选择性地停止所述数字控制式振荡器的振荡,其中所述数字控制式振荡器经配置以当所述振荡停止时在第二时间周期期间保持处于活跃模式,其中所述活跃模式允许所述数字控制式振荡器调整若允许所述数字控制式振荡器振荡时将产生的输出时钟的周期,且其中停止所述数字控制式振荡器的振荡并不缩短所述数字控制式振荡器的高相位或低相位;以及当所述振荡停止时在所述第二时间周期期间将所述经修改控制设定应用于所述数字控...

【专利技术属性】
技术研发人员:马丁·圣劳伦特
申请(专利权)人:高通股份有限公司
类型:发明
国别省市:美国,US

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1