一种抗总剂量辐射的FinFET器件及其制备方法技术

本发明专利技术公开了一种抗总剂量辐射的FinFET器件及其制备方法。所述器件在半导体衬底上通过刻蚀形成“哑铃”形Fin条结构，一方面，增强了栅对“哑铃”形Fin条较薄中部电势控制能力，能够有效减少辐照在STI区引起的陷阱电荷对Fin条电势的影响；另一方面，增大了Fin两侧STI区距离，降低辐照引起的器件关态泄漏电流退化。相比普通体硅FinFET，本发明专利技术的“哑铃”形Fin条结构还增强了器件常态栅控能力，具有更大的开态电流。

【技术实现步骤摘要】
一种抗总剂量辐射的FinFET器件及其制备方法
本专利技术涉及抗总剂量辐射的鳍式场效应晶体管(FinFET)器件及其制备方法，属于超大规模集成电路制造

技术介绍
为了使集成电路正常工作在恶劣的空间辐射环境中，需对器件的抗辐射性能提出较高要求。半导体器件受到电子、X射线、γ射线等辐照后，会产生总剂量辐射效应，导致器件直流特性发生变化，如阈值电压漂移、关态泄漏电流增加等，引起集成电路功耗增加、性能降低甚至功能失效。随着集成电路技术的飞速发展，器件特征尺寸已缩小到纳米尺度。FinFET器件具有良好的栅控能力，能够克服传统平面体硅器件所面临的短沟道效应、迁移率退化等问题，因此成为纳米级超大规模集成电路制造中的主流器件。现有的研究表明，体硅FinFET器件受总剂量辐照后关态泄漏电流显著增加。总剂量辐射在浅槽隔离(STI)区中引入的氧化层陷阱电荷是导致器件关态泄漏电流增大的主因。特别是当Fin宽较小时，总剂量辐射引起的器件关态泄漏电流退化更加严重。
技术实现思路
为了提高FinFET器件的抗总剂量辐射能力，本专利技术提出一种新型的抗总剂量辐射的FinFET器件及其制备方法。本专利技术提出的抗总剂量辐射的FinFET器件通过刻蚀形成“哑铃”形Fin条结构。该Fin条结构上部宽度较大，中部宽度减小，增强两侧栅对Fin中部电势调控能力，而被STI区包裹的Fin下部宽度增加，减小辐照引起的泄漏电流增大。Fin条剖面形貌类似“哑铃”。一方面，栅对“哑铃”形Fin条较薄中部的电势控制能力增强，能够有效减少辐照在STI区产生的陷阱电荷对Fin条电势的影响；另一方面，“哑铃”形Fin条下部增大了Fin两侧STI区距离，降低辐照引起的器件关态泄漏电流增大。具体的，本专利技术提供的抗总剂量辐射的FinFET器件，包括半导体衬底，在半导体衬底上具有与衬底相连的“哑铃”形Fin条结构，所述Fin条垂直于沟道方向的剖面为“哑铃”形，即Fin条中部较窄，向上和向下宽度增大；Fin条顶部至中部较窄区域侧壁表面具有横跨Fin条的栅极结构，与栅极结构接触的Fin条部分构成沟道区；Fin条下部被STI区包裹；源、漏位于沟道区两端。上述抗总剂量辐射的FinFET器件中，所述“哑铃”形Fin条的材料可以是Si、Ge、SiGe、III-V族等半导体材料或它们的异质结构。进一步的，上述FinFET器件的“哑铃”形Fin条顶部宽度优选为1～50nm，中部最窄部分的宽度不超过顶部宽度的70％，被STI包裹部分的底部宽度不小于顶部宽度。进一步的，“哑铃”形Fin条被STI区包裹部分侧面的倾斜角度(与水平方向夹角)应小于85°。本专利技术还提供了一种上述抗总剂量辐射的FinFET器件的制备方法，包括以下步骤：1)在半导体衬底上形成“哑铃”形Fin条；2)在“哑铃”形Fin条下部形成浅槽隔离区；3)在Fin条侧壁和顶部表面形成栅极结构，并在栅极结构的侧面形成侧墙；4)光刻定义源漏区图形，掺杂并退火形成源漏。上述步骤1)可以直接在半导体衬底上用刻蚀方法形成“哑铃”形Fin条，也可以在半导体衬底上先外延Fin条所需的半导体材料，然后再刻蚀该外延层得到“哑铃”形Fin条。以体硅衬底上形成Si材料“哑铃”形Fin条为例，步骤1)中所述半导体衬底为体硅衬底，形成“哑铃”形Fin条的方法具体可包括：1-1)在半导体衬底上淀积硬掩膜，光刻定义Fin条图形；1-2)干法刻蚀硬掩膜和一定深度的半导体衬底，形成“哑铃”形Fin条的上部结构；1-3)淀积一层氮化硅，并进行干法刻蚀，形成氮化硅侧墙；1-4)各向同性刻蚀衬底至一定深度，湿法腐蚀去掉硬掩膜和侧墙，形成“哑铃”形Fin条结构。所述步骤1-1)中硬掩膜可以是氧化硅层、氮化硅层、氧化硅/氮化硅叠层等，但不局限于上述材料，所用材料应具有较好的保形性。淀积硬掩膜的工艺可以采用低压化学气相淀积(LowPressureChemicalVaporDeposition，LPCVD)、等离子体增强化学气相淀积(PlasmaEnhancedChemicalVaporDeposition，PECVD)等方法。硬掩膜的厚度一般为10～200nm；Fin条上部宽度一般小于50nm。光刻优选为电子束光刻或193nm浸没式光刻等能形成纳米尺度线条的先进技术。所述步骤1-2)中干法刻蚀衬底深度决定了“哑铃”形Fin条的上部高度，通常是1～30nm。所述步骤1-4)中，各向同性刻蚀对衬底材料和硬掩膜应具有较好的刻蚀选择比，纵向刻蚀深度决定“哑铃”形Fin条中部和下部的总高度，横向刻蚀距离决定了“哑铃”形Fin条中部宽度。湿法腐蚀氮化硅可以采用加热浓磷酸溶液。上述制备方法中，步骤2)具体可包括：2-1)淀积浅槽隔离氧化物，并进行平坦化；2-2)各向同性刻蚀浅槽隔离氧化物至一定深度，暴露出“哑铃”形Fin条上部和中部，较宽的下部Fin条被包围在氧化物中。所述步骤2-1)中淀积浅槽隔离氧化物可以是二氧化硅，淀积厚度应保证填满Fin间沟槽。淀积工艺可与步骤1-1)中淀积硬掩膜工艺相同，应尽量保证浅槽隔离氧化物的质量。可通过CMP实现平坦化。所述步骤2-2)中浅槽隔离氧化物的刻蚀深度决定了最终器件Fin高。上述制备方法中，步骤3)和步骤4)为常规的工艺步骤。步骤3)包括PTS掺杂，淀积栅介质层，光刻、刻蚀形成栅电极，淀积氮化硅并刻蚀形成侧墙隔离层等。步骤4)包括光刻定义源漏区图形，离子掺杂并退火形成源漏，以及后续的工艺步骤：光刻、刻蚀接触孔，溅射金属，光刻、刻蚀形成金属互连，合金，钝化等。本专利技术优点如下：1)形成“哑铃”形Fin条结构，一方面，栅对“哑铃”形Fin条较窄中部的电势控制能力增强，能够有效减少辐照在STI区引起的陷阱电荷对Fin条电势的影响；另一方面，“哑铃”形Fin条增大了Fin两侧STI区距离，可以减弱STI区陷阱电荷相互耦合，降低辐照引起的器件关态泄漏电流增大。2)与传统体硅FinFET相比，具有良好的栅控能力、更大的驱动电流。3)与现有CMOS工艺完全兼容。附图说明图1为本专利技术器件在体硅衬底上“哑铃”形Fin条的结构示意图，其中示意了(a)、(b)剖面方向。图2～图8为实施制备的抗总剂量辐射的体硅FinFET器件的关键工艺步骤示意图，各图中(a)为垂直于沟道方向的剖面图，(b)为平行于沟道方向的剖面图，分别对应于图1中的(a)、(b)剖面方向。其中：1-衬底；2-氮化硅硬掩膜；3-“哑铃”形Fin条；4-保护“哑铃”形Fin条上部的氮化硅侧墙；5-浅槽隔离区(STI)；6-栅电极；7-栅介质；8-侧墙隔离层；9-源区；10-漏区。具体实施方式本专利技术提出了一种新型抗总剂量辐射的FinFET器件及其制备方法，该方法通过刻蚀形成“哑铃”形Fin条结构，增大了Fin条两侧STI区距离，减少辐照引起的器件关态泄漏电流退化。另外，相比普通体硅FinFET具有更强的栅控能力。下面结合附图对本专利技术进行详细说明。根据下列步骤可以实现新型抗总剂量辐射的体硅FinFET器件，以NMOS为例：步骤1.在P型(110)硅衬底上通过化学气相沉积法(CVD)淀积氮化硅层作为硬掩膜2，通过电子束光刻定义Fin条图形，刻蚀硬掩膜，露出衬底上表面，去胶，如图2所示；步骤2.以氮化硅硬掩膜本文档来自技高网...

【技术保护点】
一种抗总剂量辐射的FinFET器件，包括半导体衬底，在半导体衬底上具有与衬底相连的“哑铃”形Fin条结构，所述Fin条垂直于沟道方向的剖面为“哑铃”形，即Fin条中部较窄，向上和向下宽度增大；Fin条顶部至中部较窄区域侧壁表面具有横跨Fin条的栅极结构，与栅极结构接触的Fin条部分构成沟道区；Fin条下部被STI区包裹；源、漏位于沟道区两端。

【技术特征摘要】
1.一种抗总剂量辐射的FinFET器件，包括半导体衬底，在半导体衬底上具有与衬底相连的“哑铃”形Fin条结构，所述Fin条垂直于沟道方向的剖面为“哑铃”形，即Fin条中部较窄，向上和向下宽度增大；Fin条顶部至中部较窄区域侧壁表面具有横跨Fin条的栅极结构，与栅极结构接触的Fin条部分构成沟道区；Fin条下部被STI区包裹；源、漏位于沟道区两端。2.如权利要求1所述的FinFET器件，其特征在于，所述“哑铃”形Fin条的材料是Si、Ge、SiGe、III-V族半导体材料或它们的异质结构。3.如权利要求1所述的FinFET器件，其特征在于，所述“哑铃”形Fin条顶部宽度为1～50nm，中部最窄部分的宽度不超过顶部宽度的70％，被STI包裹部分的底部宽度不小于顶部宽度。4.如权利要求1所述的FinFET器件，其特征在于，“哑铃”形Fin条被STI区包裹部分侧面的倾斜角度小于85°。5.权利要求1～4任一所述的FinFET器件的制备方法，包括以下步骤：1)在半导体衬底上形成“哑铃”形Fin条；2)在“哑铃”形Fin条下部形成浅槽隔离区；3)在Fin条侧壁和顶部表面形成栅极结构，并在栅极结构的侧面形成侧墙；4)光刻定义源漏区图形，掺杂并退火形成源漏。6.如权利要求5所述的制备方法，其特征...

【专利技术属性】
技术研发人员：安霞，任哲玄，王家宁，黄如，张兴，
申请(专利权)人：北京大学，
类型：发明
国别省市：北京,11