液晶显示装置制造方法及图纸

技术编号:17707319 阅读:49 留言:0更新日期:2018-04-14 19:33
本发明专利技术提出一种液晶显示装置,液晶显示装置有多条数据线、多条栅极线、源极驱动电路、第一栅极驱动电路、第二栅极驱动电路、多个解多工模块以及多个像素。每个像素具有第一子像素及第二子像素;第一子像素电性耦接第2N+1条的栅极线,第二子像素电性耦接第2N条的栅极线,第一子像素及第二子像素的其中之一电性耦接第2M条的数据线,以及第一子像素及第二子像素的其中的另一电性耦接第2M+1条的数据线,第一子像素和每一第二子像素的极性彼此相反,M和N为正整数。

【技术实现步骤摘要】
液晶显示装置
本专利技术涉及一种显示技术,尤其涉及一种液晶显示装置。
技术介绍
现今的高分辨率液晶显示器通常会增加解多工器在源极驱动电路以及数据线之间以解决源极驱动电路输出埠(pin)数目不足的问题,同时也提高显示器分辨率,然而显示器在两个数据极性不同的数据信号转换期间,数据线会从正电压瞬间转换成负电压,在大尺寸显示器上容易产生数据线在充电时有阻容负载(RCLoading)过大造成阻容延迟(RCDelay)的问题,特别是在两个画面期间因此在显示器会有显示不均(Mura)的现象,此现象在大尺寸显示器上犹为明显。
技术实现思路
本专利技术的一目的在提供一种液晶显示装置,其主要是提供一种像素配置搭配驱动方法,通过一个像素区域包含第一子像素与第二子像素,在第一画面期间,提供至第一子像素的数据信号为第一极性;在第二画面期间,提供至第二子像素的数据信号为第二极性,使得数据线在两个画面期间转换时,不需要进行数据信号反转,以解决液晶显示装置的数据线阻容负载过大造成阻容延迟的问题,特别是低温多晶硅制程的液晶显示装置因负载大造成的阻容延迟。本专利技术提出一种液晶显示装置,液晶显示装置包括有多条数据线、多条栅极线、源极驱动电路、第一栅极驱动电路、第二栅极驱动电路、多个解多工模块以及像素阵列。多条数据线,包含多条第2M条数据线及多条第2M+1条数据线。多条栅极线,包含多条第2N条栅极线及多条第2N+1条栅极线。源极驱动电路,电性耦接数据线,源极驱动电路包含多个输出埠以输出数据信号,并且相邻两条数据线传输的数据信号彼此电压极性不同。第一栅极驱动电路,电性耦接第2N+1条栅极线,用以输出第一栅极驱动信号。第二栅极驱动电路,电性耦接第2N条栅极线,用以输出第二栅极驱动信号。多个解多工模块,电性耦接于源极驱动电路与数据线之间。像素阵列,具有以阵列方式排列的多个像素,每一像素具有第一子像素及第二子像素;其中,第一子像素电性耦接第2N+1条的栅极线,第二子像素电性耦接第2N条的栅极线,第一子像素及第二子像素的其中之一电性耦接第2M条的数据线,以及第一子像素及第二子像素的其中的另一电性耦接第2M+1条的数据线,其中每一第一子像素和每一第二子像素的极性彼此相反,且M和N为正整数。在本专利技术的液晶显示装置中,其主要是提供一种像素配置搭配驱动方法,通过一个像素区域包含第一子像素与第二子像素,在第一个画面期间,提供至第一子像素的数据信号为第一极性;在第二画面期间,提供至第二子像素的数据信号为第二极性,使得数据线在两个画面期间转换时,不需要进行数据信号反转,以解决液晶显示装置的数据线阻容负载过大造成阻容延迟的问题,特别是低温多晶硅制程的液晶显示装置因负载大造成的阻容延迟。为了让本专利技术的上述和其他目的、特征和优点能更明显易懂,下文特举较佳实施例,并配合附图说明书附图,作详细说明如下。附图说明图1为依照本专利技术一实施例的液晶显示装置的电路示意图;图2为依照本专利技术一实施例的液晶显示装置的示意图;以及图3为依照本专利技术一实施例的液晶显示装置的时序图。附图标记说明:100:液晶显示装置11:源极驱动电路12、13:栅极驱动电路14:解多工模块141、142:解多工器15:像素阵列151、152:子像素T1、T2:晶体管C1、C2:液晶电容P1、P1’:像素D1、D2、D3、D4:数据线G0、G1、G2、G3、G4、G5、G2N、G2N+1:栅极线d1、d2:距离具体实施方式图1绘有依照本专利技术一实施例的液晶显示装置的电路示意图。如图1所示,本专利技术提出一种液晶显示装置100,此液晶显示装置100例如是低温多晶硅显示面板(LowTemperaturePoly-silicon,LTPS),但本专利技术不以此为限,液晶显示装置100包括有数据线D1-D4、栅极线G0-G5、源极驱动电路11、栅极驱动电路12、栅极驱动电路13、解多工模块14以及像素阵列15。如图1所示栅极驱动电路12及栅极驱动电路13分布于像素阵列15的相对两侧,本专利技术并不以此为限。源极驱动电路11可通过解多工模块14电性耦接数据线D1-D4,源极驱动电路11包含多个输出埠用以输出数据信号至解多工模块14,并且相邻两条数据线D1与D2传输的数据信号彼此电压极性不同,意即当第2M+1条数据线(奇数条数据线)传输的数据信号为正电压,第2M条数据线(偶数条数据线)传输的数据信号则是负电压,反之亦然。栅极驱动电路12电性耦接第2N+1条栅极线(奇数条栅极线),用以输出栅极驱动信号G1、G3及G5。栅极驱动电路13电性耦接第2N条栅极线(偶数条栅极线),用以输出栅极驱动信号G0、G2及G4。解多工模块14电性耦接于源极驱动电路11与数据线D1-D4之间。像素阵列15以阵列方式排列,每一像素P1具有子像素151及152。子像素151电性耦接第2N+1条的栅极线,子像素152电性耦接第2N条的栅极线,子像素151及152的其中之一电性耦接第2M条的数据线,以及子像素151及152的其中的另一电性耦接第2M+1条的数据线,其中提供至子像素151及152的数据信号极性彼此相反,且M和N为正整数。当子像素151依据第2M条的数据线提供的数据信号被驱动,则子像素152依据第2M+1条的数据线上传输的数据信号而被驱动以显示画面。当子像素151依据第2M+1条的数据线上传输的数据信号而被驱动,则子像素152也是依据第2M条的数据线上传输的数据信号而被驱动以显示画面。接着说明解多工模块14,请继续参考图1,解多工模块14包括解多工器141及142,解多工器141电性耦接源极驱动电路11的输出埠的其中之一以及数据线D1及D3,用以将从源极驱动电路11馈入的数据信号分配至数据线D1及D3;以及解多工器142电性耦接源极驱动电路11的输出埠的其中的另一以及数据线D2及D4,用以将从源极驱动电路11馈入的数据信号分配至数据线D2及D4。在本专利技术的实施例中,是采用一对二的解多工器,一个源极驱动电路11的输出埠对应两条数据线,本专利技术的解多工器是指输出固定极性的电压并且与间隔一条的数据线耦接,举例而言,解多工器141是与数据线D1及D3耦接并且输出负极性电压,解多工器142是与数据线D2及D4耦接并且输出正极性电压,因此此架构可以到像素间正负极性的切换。请参考图2,图2为依照本专利技术一实施例的液晶显示装置的子像素配置示意图。图2并未绘出源极驱动电路11、第一栅极驱动电路12、第二栅极驱动电路13、解多工模块14等元件,仅绘出数据线D1、D2及D3、栅极线G0、G1、G2及G3、像素P1、P1’与子像素151及152,但并不影响本实施例的操作。在图2的范例中,仅以像素P1及P1’内的子像素151及152举例说明,本领域技术人员,应可以从以下叙述推之其他子像素与栅极线和数据线的耦接关系,本说明书不再赘述。接着说明每一像素P1包含的子像素151及152,子像素151包括晶体管T1及液晶电容C1。晶体管T1的源极端电性耦接数据线D1,晶体管T1的栅极端电性耦接栅极线G1,液晶电容C1电性耦接该晶体管T1的漏极端。子像素152包括晶体管T2及液晶电容C2。晶体管T2的源极端电性耦接数据线D2,晶体管T2的栅极端电性耦接栅极线G2,液晶电容C2电性耦接晶体管T2的漏极本文档来自技高网...
液晶显示装置

【技术保护点】
一种液晶显示装置,包括:多条数据线,包含多条第2M条数据线及多条第2M+1条数据线;多条栅极线,包含多条第2N条栅极线及多条第2N+1条栅极线;一源极驱动电路,电性耦接该些数据线,该源极驱动电路包含多个输出埠以输出该些数据信号,并且相邻两条该些数据线传输的该些数据信号彼此电压极性不同;一第一栅极驱动电路,电性耦接该些第2N+1条栅极线,用以输出多个第一栅极驱动信号;一第二栅极驱动电路,电性耦接该些第2N条栅极线,用以输出多个第二栅极驱动信号;多个解多工模块,电性耦接于该源极驱动电路与该些数据线之间;以及一像素阵列,具有以阵列方式排列的多个像素,每一该些像素具有一第一子像素及一第二子像素;其中,该第一子像素电性耦接第2N+1条的栅极线,该第二子像素电性耦接第2N条的栅极线,该第一子像素及该第二子像素的其中之一电性耦接第2M条的数据线,以及该第一子像素及该第二子像素的其中的另一电性耦接第2M+1条的数据线,其中提供至每一该些第一子像素和每一该些第二子像素的数据信号极性彼此相反,且M和N为正整数。

【技术特征摘要】
2017.09.21 TW 1061324981.一种液晶显示装置,包括:多条数据线,包含多条第2M条数据线及多条第2M+1条数据线;多条栅极线,包含多条第2N条栅极线及多条第2N+1条栅极线;一源极驱动电路,电性耦接该些数据线,该源极驱动电路包含多个输出埠以输出该些数据信号,并且相邻两条该些数据线传输的该些数据信号彼此电压极性不同;一第一栅极驱动电路,电性耦接该些第2N+1条栅极线,用以输出多个第一栅极驱动信号;一第二栅极驱动电路,电性耦接该些第2N条栅极线,用以输出多个第二栅极驱动信号;多个解多工模块,电性耦接于该源极驱动电路与该些数据线之间;以及一像素阵列,具有以阵列方式排列的多个像素,每一该些像素具有一第一子像素及一第二子像素;其中,该第一子像素电性耦接第2N+1条的栅极线,该第二子像素电性耦接第2N条的栅极线,该第一子像素及该第二子像素的其中之一电性耦接第2M条的数据线,以及该第一子像素及该第二子像素的其中的另一电性耦接第2M+1条的数据线,其中提供至每一该些第一子像素和每一该些第二子像素的数据信号极性彼此相反,且M和N为正整数。2.如权利要求1所述的液晶显示装置,其中该第一子像素包括:一第一晶体管,其源极端电性耦接第2M+1条的数据线或第2M条的数据线,其栅极端电性耦接第2N+1条的栅极线;以及一第一液晶电容,电性耦接该第一晶体管的漏极端。3.如权利要求1所述的液晶显示装置,其中该第二子像素包括:一第二晶体管,其源极端电性耦接第2M+1条的数据线或第2M条的数据线,其栅极端...

【专利技术属性】
技术研发人员:纪佑旻苏松宇
申请(专利权)人:友达光电股份有限公司
类型:发明
国别省市:中国台湾,71

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1