一种高速加密传输接口电路及方法技术

本发明专利技术提供一种高速加密传输接口电路及方法，涉及数据高速安全传输领域，本发明专利技术包括加密端电路和解密端电路。以低压差分电平信号形式保证互联传输速度，同时采用通用加密算法或用户自定义算法对芯片间交互数据进行加密传输，安全性得到保障，以认证码校验形式提高传输接口的可靠性，且相较于一般硬核传输接口，可节省部分片上资源。

【技术实现步骤摘要】
一种高速加密传输接口电路及方法
本专利技术涉及数据高速安全传输领域，尤其涉及一种高速加密传输接口电路及方法。
技术介绍
随着电子系统功能复杂度日趋提高，系统化、模块化、协作化体现的越来越明显。现代高性能存储、网络、数据处理系统对I/O带宽的需求不断增长。因此，在单芯片性能提升遇到瓶颈时，系统中各功能芯片间的数据交互，芯片互联方式将对整个系统功能起到决定作用。芯片间高速互连技术是信息处理系统、存储器、网络、以及大规模存储设备中的数据流快速交换的基础，往往会面临来自于速度要求、可靠性、资源占用、数据安全性等多方面的挑战。
技术实现思路
为了解决以上技术问题，本专利技术提出了一种高速加密传输接口电路。以低压差分电平信号形式保证互联传输速度，同时采用通用加密算法或用户自定义算法对芯片间交互数据进行加密传输，安全性得到保障，以认证码校验形式提高传输接口的可靠性，且相较于一般硬核传输接口，可节省部分片上资源。本专利技术所采用的技术方案是：一种高速加密传输接口电路,所述电路包括加密端电路和解密端电路；所述加密端电路作为高速加密传输接口的发送端，包括：随机数生成模块，数据缓存模块，加密处理模块，校验码计算模块，组包模块，并串及单端差分转换模块；所述随机数生成模块用于根据输入的随机噪声，采用任意加密算法，得到用于加密处理的随机数，随机数长度与待加密数据长度一致；所述数据缓存模块用于将待加密数据缓存并输出至所述加密处理模块；所述加密处理模块用于将待加密数据与随机数通过任意算法计算得到密文；所述校验码计算模块用于使用随机数对加密后的密文进行校验码计算；所述组包模块用于将所述随机数，所述加密密文，所述校验码组成一个包含包头包尾的完整数据包发送至后级模块；所述并串及单端差分转换模块用于将组好的加密数据包由并行转换成串行数据，并将单端信号转换成差分电平信号发送至解密端电路；所述解密端电路作为高速加密传输接口的接受端，包括：差分单端及串并转换模块，分包模块，校验模块，解密处理模块，数据缓存模块；所述差分单端及串并转换模块用于将输入的密文进行差分电平到单端电平转换，并将串行数据重新整合成并行数据；所述分包模块用于取出加密数据包的随机数，加密密文及校验码；所述校验模块用于使用收到的随机数对密文进行校验码计算，并与收到的校验码进行比较；所述解密处理模块用于根据随机数对密文进行解密，并将校验通过的数据送至所述数据缓存模块进行存储；所述加密后数据发送至解密端电路的同时，传输时钟与位同步信号一起通过所述并串及单端差分转换模块发送至解密端电路，并通过所述差分单端及串并转换模块恢复，供所述解密处理模块使用；反向传输接口电路与正向传输情况相反。本专利技术还提供了一种高速加密传输方法，所述高速加密数据传输步骤为：a）以噪声源为输入根据算法得到加密使用的随机数；b）待加密数据与随机数一起通过运算加密得到密文；c）根据随机数对加密后密文进行求验证码运算；d）将由随机数、加密密文、验证码组成的加密数据包按串行差分电平信号的格式传输至解密端；e）解密端恢复出随机数、加密密文及验证码；f）根据随机数对加密密文进行解密运算，同时对加密密文进行认证码计算；g）对认证码比对通过的数据包进行缓存，完成高速加密传输过程。本专利技术的有益效果是以低压差分电平信号形式保证互联传输速度，同时采用通用加密算法或用户自定义算法对芯片间交互数据进行加密传输，安全性得到保障，以认证码校验形式提高传输接口的可靠性，且相较于一般硬核传输接口，可节省部分片上资源。附图说明图1是高速加密传输接口电路（正向）示意图。具体实施方式下面对本专利技术的内容进行更加详细的阐述：如附图1所示一种高速加密传输接口电路,所述电路包括加密端电路和解密端电路；所述加密端电路作为高速加密传输接口的发送端，包括：随机数生成模块，数据缓存模块，加密处理模块，校验码计算模块，组包模块，并串及单端差分转换模块；所述随机数生成模块用于根据输入的随机噪声，采用任意加密算法，得到用于加密处理的随机数，随机数长度与待加密数据长度一致；所述数据缓存模块用于将待加密数据缓存并输出至所述加密处理模块；所述加密处理模块用于将待加密数据与随机数通过某种算法计算得到密文；所述校验码计算模块用于使用随机数对加密后的密文进行校验码计算；所述组包模块用于将所述随机数，所述加密密文，所述校验码组成一个包含包头包尾的完整数据包发送至后级模块；所述并串及单端差分转换模块用于将组好的加密数据包由并行转换成串行数据，并将单端信号转换成差分电平信号发送至解密端电路；所述解密端电路作为高速加密传输接口的接受端，包括：差分单端及串并转换模块，分包模块，校验模块，解密处理模块，数据缓存模块；所述差分单端及串并转换模块用于将输入的密文进行差分电平到单端电平转换，并将串行数据重新整合成并行数据；所述分包模块用于取出加密数据包的随机数，加密密文及校验码；所述校验模块用于使用收到的随机数对密文进行校验码计算，并与收到的校验码进行比较；所述解密处理模块用于根据随机数对密文进行解密，并将校验通过的数据送至所述数据缓存模块进行存储；所述加密后数据发送至解密端电路的同时，传输时钟与位同步信号一起通过所述并串及单端差分转换模块发送至解密端电路，并通过所述差分单端及串并转换模块恢复，供所述解密处理模块使用；反向传输接口电路与正向传输情况相反；所述高速加密数据传输步骤为：a）以噪声源为输入根据任意算法得到加密使用的随机数；b）待加密数据与随机数一起通过运算加密得到密文；c）根据随机数对加密后密文进行求验证码运算；d）将由随机数、加密密文、验证码组成的加密数据包按串行差分电平信号的格式传输至解密端；e）解密端恢复出随机数、加密密文及验证码；f）根据随机数对加密密文进行解密运算，同时对加密密文进行认证码计算；g）对认证码比对通过的数据包进行缓存，完成高速加密传输过程。本文档来自技高网...

【技术保护点】
一种高速加密传输接口电路，其特征在于，所述电路包括加密端电路和解密端电路；所述加密端电路作为高速加密传输接口的发送端，包括：随机数生成模块，数据缓存模块，加密处理模块，校验码计算模块，组包模块，并串及单端差分转换模块；所述随机数生成模块用于根据输入的随机噪声，采用加密算法，得到用于加密处理的随机数，随机数长度与待加密数据长度一致；所述数据缓存模块用于将待加密数据缓存并输出至加密处理模块；所述加密处理模块用于将待加密数据与随机数通过算法计算得到密文；所述校验码计算模块用于使用随机数对加密后的密文进行校验码计算；所述组包模块用于将随机数，加密密文，校验码组成一个包含包头包尾的完整数据包发送至后级模块；所述并串及单端差分转换模块用于将组好的加密数据包由并行转换成串行数据，并将单端信号转换成差分电平信号发送至解密端电路；所述解密端电路作为高速加密传输接口的接受端，包括：差分单端及串并转换模块，分包模块，校验模块，解密处理模块，数据缓存模块；所述差分单端及串并转换模块用于将输入的密文进行差分电平到单端电平转换，并将串行数据重新整合成并行数据；所述分包模块用于取出加密数据包的随机数，加密密文及校验码；所述校验模块用于使用收到的随机数对密文进行校验码计算，并与收到的校验码进行比较；所述解密处理模块用于根据随机数对密文进行解密，并将校验通过的数据送至所述数据缓存模块进行存储。...

【技术特征摘要】
1.一种高速加密传输接口电路，其特征在于，所述电路包括加密端电路和解密端电路；所述加密端电路作为高速加密传输接口的发送端，包括：随机数生成模块，数据缓存模块，加密处理模块，校验码计算模块，组包模块，并串及单端差分转换模块；所述随机数生成模块用于根据输入的随机噪声，采用加密算法，得到用于加密处理的随机数，随机数长度与待加密数据长度一致；所述数据缓存模块用于将待加密数据缓存并输出至加密处理模块；所述加密处理模块用于将待加密数据与随机数通过算法计算得到密文；所述校验码计算模块用于使用随机数对加密后的密文进行校验码计算；所述组包模块用于将随机数，加密密文，校验码组成一个包含包头包尾的完整数据包发送至后级模块；所述并串及单端差分转换模块用于将组好的加密数据包由并行转换成串行数据，并将单端信号转换成差分电平信号发送至解密端电路；所述解密端电路作为高速加密传输接口的接受端，包括：差分单端及串并转换模块，分包模块，校验模块，解密处理模块，数据缓存模块；所述差分单端及串并转换模块用于将输入的密文进行差分电平到单端电平转换，并将串行...

【专利技术属性】
技术研发人员：王子彤，姜凯，聂林川，
申请(专利权)人：济南浪潮高新科技投资发展有限公司，
类型：发明
国别省市：山东,37