IQ调制器制造技术

本实用新型专利技术公开了一种IQ调制器，涉及调制器技术领域。所述IQ调制器包括FPGA和ARM，FPGA输出两路I路信号和两路Q路信号，其中的第一路I路信号经第一D/A变换器后输出I信号，第一路Q路信号经第二D/A变换器后输出Q信号；第二路I路信号经第三D/A变换器后与第一调制器的一个输入端连接，第二路Q路信号经第四D/A变换器与第一调制器的另一个输入端连接，外部Q路信号输入接口和外部Q路信号输入接口分别与第二调制器的输入端连接，外部本振模块的输出端分别与第一调制器和第二调制器的振荡信号输入端连接，所述第一调制器和第二调制器的输出端与二选一模块的两个输入端连接。所述IQ调制器具有输出频带宽，数据处理能力强，调制信号输出稳定性强等优点。

【技术实现步骤摘要】
IQ调制器
本技术涉及调制器
，尤其涉及一种能够产生多种信号、且工作稳定的IQ调制器。
技术介绍
IQ调制就是数据分为两路，分别进行载波调制，两路载波相互正交。I：in-phase（同相），q:quadrature（正交）。IQ调制是矢量的方向问题，同相就是矢量方向相同的信号；正交分量就是两个信号矢量正交（差90°）；IQ信号是一路是0°或180°，另一路是90°或270°，叫做I路和Q路，它们就是两路正交的信号。因为I和Q是在相位上面正交的（不相干），可以作为两路信号看待。所以频谱利用率比单相调制提高一倍。但是IQ对解调要求高于单相（必须严格与I相差90度的整数倍，否则Q信号会混进I，I也会混进Q）。简单的说就是数据分为两路，分别进行载波调制，两路载波相互正交。正交信号就是两路频率相同，相位相差90度的载波，一般用sin和cos，与I，Q两路信号分别调制后一起发射，从而提高频谱利用率。现有技术中的IQ调制器反应速度慢，且输出信号的稳定性较差。
技术实现思路
本技术所要解决的技术问题是如何提供一种具有输出频带宽，数据处理能力强的IQ调制器。为解决上述技术问题，本技术所采取的技术方案是：一种IQ调制器，其特征在于：包括FPGA和ARM，串口模块与所述ARM的输入端连接，所述串口模块用于接收上位机下传的控制命令，并将控制命令下传至ARM，触发模块与所述ARM的输入端连接，用于输入触发信号；所述ARM与所述FPGA双向连接，外部时钟输入接口与所述FPGA的信号输入端连接，用于接收外部时钟模块输出的外部时钟信号，本地晶振与所述FPGA的本地时钟信号输入端连接，用于为所述FPGA提供本地时钟信号，FPGA输出两路I路信号和两路Q路信号，其中的第一路I路信号经第一D/A变换器后输出I信号，第一路Q路信号经第二D/A变换器后输出Q信号；第二路I路信号经第三D/A变换器后与第一调制器的一个输入端连接，第二路Q路信号经第四D/A变换器与第一调制器的另一个输入端连接，外部Q路信号输入接口和外部Q路信号输入接口分别与第二调制器的输入端连接，外部本振模块的输出端分别与第一调制器和第二调制器的振荡信号输入端连接，所述第一调制器和第二调制器的输出端与二选一模块的两个输入端连接，所述二选一模块的输出端为所述IQ调制器的调制信号输出端，所述二选一模块受控于所述ARM，电源变换模块的输出端分别与所述IQ调制器中需要供电的模块的电源输入端连接，用于为其提供工作电源。进一步的技术方案在于：所述电源变换模块的输入端接+15V电源，所述电源变换模块的输出端分为三路，第一路为1.8V电源输出端，第二路为3.3V电源输出端，第三路为5V电源输出端。进一步的技术方案在于：所述触发模块包括外部触发模块、按键触发模块以及GPIO、USB、LAN触发模块。进一步的技术方案在于：所述串口模块为RS232模块。进一步的技术方案在于：FPGA使用EP3C120F780I7型芯片。进一步的技术方案在于：所述ARM使用LP1788型芯片。进一步的技术方案在于：所述第一和第二调制器使用HMC1097LP4E型调制器。采用上述技术方案所产生的有益效果在于：所述IQ调制器使用FPGA和ARM作为数字处理芯片，数据处理能力强，处理速度快；FPGA接收ARM发送过来的控制信号（控制信号分为两种，第一种：上位机通过串口模块传送的控制命令；第二种：通过触发模块输入的本地控制命令），产生各种调制方式（QAMASKPSKFSK）的基带数据并对基带数据进行相应的滤波（升余弦滤波器，根升余弦滤波器）等处理后进行输出，可数字实现各种调制信号的产生。FPGA输出的第一路I路和第一路Q路基带数据通过两个D/A变换器进行处理后，直接输出IQ基带数据；FPGA输出的第二路I路和第二路Q路基带数据通过两个D/A变换器后输出给一个内部调制器，该调制器将输入的信号与外部本振模块输出的信号进行调制后输出射频调制信号，实现载波在100MHz～3GHz范围内的任意波形调制，输出频带宽；同时，所述IQ调制器还可以通过另一个调制器，将外部输入的IQ基带信号进行调制；两个调制器输出的射频调制信号都输出给同一个二选一模块，通过二选一模块将内部调制信号或外部调制信号进行输出，当内部调制信号或外部调制信号中断时，所述二选一模块在ARM的控制下可实现自动切换，保证具有一路调制信号输出，提高了调制信号输出的稳定性。综上，所述IQ调制器具有输出频带宽，数据处理能力强，调制信号输出稳定性强等优点。附图说明下面结合附图和具体实施方式对本技术作进一步详细的说明。图1是本技术实施例所述调制器的原理框图。具体实施方式下面结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本技术的一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。在下面的描述中阐述了很多具体细节以便于充分理解本技术，但是本技术还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本技术内涵的情况下做类似推广，因此本技术不受下面公开的具体实施例的限制。如图1所示，本技术实施例公开了一种IQ调制器，包括FPGA和ARM。串口模块与所述ARM的输入端连接，所述串口模块用于接收上位机下传的控制命令，并将控制命令下传至ARM，触发模块与所述ARM的输入端连接，用于输入触发信号；所述ARM与所述FPGA双向连接，外部时钟输入接口与所述FPGA的信号输入端连接，用于接收外部时钟模块输出的外部时钟信号，本地晶振与所述FPGA的本地时钟信号输入端连接，用于为所述FPGA提供本地时钟信号，FPGA输出两路I路信号和两路Q路信号，其中的第一路I路信号经第一D/A变换器后输出I信号，第一路Q路信号经第二D/A变换器后输出Q信号；第二路I路信号经第三D/A变换器后与第一调制器的一个输入端连接，第二路Q路信号经第四D/A变换器与第一调制器的另一个输入端连接，外部Q路信号输入接口和外部Q路信号输入接口分别与第二调制器的输入端连接，外部本振模块的输出端分别与第一调制器和第二调制器的振荡信号输入端连接，所述第一调制器和第二调制器的输出端与二选一模块的两个输入端连接，所述二选一模块的输出端为所述IQ调制器的调制信号输出端，电源变换模块的输出端分别与所述IQ调制器中需要供电的模块的电源输入端连接，用于为其提供工作电源。工作原理：所述IQ调制器使用FPGA和ARM作为数字处理芯片，数据处理能力强，处理速度快；FPGA接收ARM发送过来的控制信号（控制信号分为两种，第一种：上位机通过串口模块传送的控制命令；第二种：通过触发模块输入的本地控制命令），产生各种调制方式（QAMASKPSKFSK）的基带数据并对基带数据进行相应的滤波（升余弦滤波器，根升余弦滤波器）等处理后进行输出，可数字实现各种调制信号的产生。FPGA输出的第一路I路和第一路Q路基带数据通过两个D/A变换器进行处理后，直接输出IQ基带数据；FPGA输出的第二路I路和第二路Q路基带数据通过两个D/A变换器后输出给本文档来自技高网...

【技术保护点】
一种IQ调制器，其特征在于：包括FPGA和ARM，串口模块与所述ARM的输入端连接，所述串口模块用于接收上位机下传的控制命令，并将控制命令下传至ARM，触发模块与所述ARM的输入端连接，用于输入触发信号；所述ARM与所述FPGA双向连接，外部时钟输入接口与所述FPGA的信号输入端连接，用于接收外部时钟模块输出的外部时钟信号，本地晶振与所述FPGA的本地时钟信号输入端连接，用于为所述FPGA提供本地时钟信号，FPGA输出两路I路信号和两路Q路信号，其中的第一路I路信号经第一D/A变换器后输出I信号，第一路Q路信号经第二D/A变换器后输出Q信号；第二路I路信号经第三D/A变换器后与第一调制器的一个输入端连接，第二路Q路信号经第四D/A变换器与第一调制器的另一个输入端连接，外部Q路信号输入接口和外部Q路信号输入接口分别与第二调制器的输入端连接，外部本振模块的输出端分别与第一调制器和第二调制器的振荡信号输入端连接，所述第一调制器和第二调制器的输出端与二选一模块的两个输入端连接，所述二选一模块的输出端为所述IQ调制器的调制信号输出端，所述二选一模块受控于所述ARM，电源变换模块的输出端分别与所述IQ调制器中需要供电的模块的电源输入端连接，用于为其提供工作电源。...

【技术特征摘要】
1.一种IQ调制器，其特征在于：包括FPGA和ARM，串口模块与所述ARM的输入端连接，所述串口模块用于接收上位机下传的控制命令，并将控制命令下传至ARM，触发模块与所述ARM的输入端连接，用于输入触发信号；所述ARM与所述FPGA双向连接，外部时钟输入接口与所述FPGA的信号输入端连接，用于接收外部时钟模块输出的外部时钟信号，本地晶振与所述FPGA的本地时钟信号输入端连接，用于为所述FPGA提供本地时钟信号，FPGA输出两路I路信号和两路Q路信号，其中的第一路I路信号经第一D/A变换器后输出I信号，第一路Q路信号经第二D/A变换器后输出Q信号；第二路I路信号经第三D/A变换器后与第一调制器的一个输入端连接，第二路Q路信号经第四D/A变换器与第一调制器的另一个输入端连接，外部Q路信号输入接口和外部Q路信号输入接口分别与第二调制器的输入端连接，外部本振模块的输出端分别与第一调制器和第二调制器的振荡信号输入端连接，所述第一调制器和第二调制器的输出端与二选一模块的两...

【专利技术属性】
技术研发人员：王勇，杨美玲，张杰荟，
申请(专利权)人：石家庄天健通信技术有限公司，
类型：新型
国别省市：河北,13