半导体器件及其操作方法技术

一种半导体器件包括：第一非易失性存储区至第N非易失性存储区，每个非易失性存储区包括位于行线与列线之间的交叉点处的多个单元；储存电路，包括适用于储存从第一非易失性存储区至第N非易失性存储区传输来的数据的多个单元锁存器；以及操作控制电路，适用于在断裂模式期间，控制第一操作模式至第N操作模式的设置信息分别被编程在第一非易失性存储区至第N非易失性存储区中，以及在启动模式期间，控制从第一非易失性存储区传输来的数据被写入在单元锁存器中，并且响应于操作模式改变请求，控制从第二非易失性存储区至第N非易失性存储区中的一个非易失性存储区传输来的数据被重写在单元锁存器中。

【技术实现步骤摘要】
半导体器件及其操作方法相关申请的交叉引用本申请要求2016年9月30日提交的申请号为10-2016-0126181的韩国专利申请的优先权，其通过引用整体合并于此。
本专利技术的示例性实施例涉及半导体设计技术，更具体地，涉及将数据从非易失性存储区传输到锁存电路的半导体器件以及用于操作半导体器件的方法。
技术介绍
半导体器件使用非易失性存储器来储存针对各种内部控制操作的信息(诸如设置信息和修复信息)。熔丝被广泛用作非易失性存储器。熔丝被激光切割以储存数据。熔丝可以在晶圆状态被编程。一旦将晶圆安装在封装体内，就不可能对熔丝进行编程。即使在封装阶段之后，也建议对电熔丝进行编程。电熔丝通过改变晶体管的栅极与漏极/源极之间的电阻来储存数据。电熔丝的数据可以在不执行感测操作的情况下通过电熔丝的大尺寸晶体管来识别，或者通过电熔丝的小尺寸晶体管和用于感测流过晶体管的电流的放大器来识别。两个上述方案在面积方面具有局限性，前者是因为形成电熔丝的晶体管必须被设计成大尺寸，而后者是因为每个电熔丝必须被提供有放大器。近来，建议使用阵列电熔丝以克服电熔丝的面积限制。当电熔丝以阵列的形式来实现时，电熔丝可以共享用于放大其数据的放大器，从而减少电熔丝所占用的总面积。阵列电熔丝需要执行将其熔丝数据储存到锁存电路中的启动操作。通常，阵列电熔丝的电熔丝的数量分别对应于锁存电路中包括的单元锁存器的数量。在启动操作期间，阵列电熔丝的电熔丝将熔丝数据传输到锁存电路。在启动操作完成之后，半导体器件可以基于储存在锁存电路中的数据建立内部电路并且执行正常操作。如果从控制器输入用于改变操作模式的请求，则半导体器件可能必须用与所请求的操作模式相对应的设置值重新设置内部操作信息(例如，内部电压修整电平信息、偏置信息、频率信息、延迟调谐信息等)。半导体器件可以将针对半导体器件的每个所请求的操作模式的优化设置值储存在阵列电熔丝中，并且通过使用储存的设置值而根据所请求的操作模式来改变设置值。然而，由于用于储存在启动操作期间从阵列电熔丝传输来的熔丝数据的锁存电路的单元锁存器的数量增加，所以由锁存电路占用的总面积增加。
技术实现思路
本专利技术的实施例涉及一种半导体器件，其包括用于储存从非易失性存储区传输来的操作模式的设置信息的锁存电路，并且每当操作模式被改变时，将用于对应的操作模式的设置信息重写在锁存电路中。根据本专利技术的实施例，半导体器件包括：第一非易失性存储区至第N非易失性存储区，每个非易失性存储区包括位于行线与列线之间的交叉点处的多个单元；储存电路，包括适用于储存从第一非易失性存储区至第N非易失性存储区传输来的数据的多个单元锁存器；以及操作控制电路，适用于在断裂模式期间，控制第一操作模式至第N操作模式的设置信息分别被编程在第一非易失性存储区至第N非易失性存储区中，以及在启动模式期间，控制从第一非易失性存储区传输来的数据被写入在单元锁存器中，以及响应于操作模式改变请求，控制从第二非易失性存储区至第N非易失性存储区中的一个非易失性存储区传输来的数据被重写在单元锁存器中。根据本专利技术的另一个实施例，半导体器件包括：非易失性存储区，包括具有被编程有第一操作模式的设置信息的多个单元的第一区域和具有被编程有第二操作模式的设置信息的多个单元的第二区域；储存电路，适用于储存从第一区域或第二区域传输来的数据；以及操作控制电路，适用于响应于启动信号来控制从第一区域传输来的数据被写入在储存电路中，以及响应于模式选择信号来控制从第二区域传输来的数据被重写在储存电路中。根据本专利技术的另一个实施例，半导体器件的操作方法包括：提供第一非易失性存储区至第N非易失性存储区和储存电路，第一非易失性存储区至第N非易失性存储区中的每个非易失性存储区包括位于行线与列线之间的交叉点处的多个单元，储存电路包括适用于储存从第一非易失性存储区至第N非易失性存储区传输来的数据的多个单元锁存器；在断裂模式期间，分别将第一操作模式至第N操作模式的设置信息编程在第一非易失性存储区至第N非易失性存储区的多个单元中；在启动模式期间，将从第一非易失性存储区传输来的数据写入在单元锁存器中；以及响应于操作模式改变请求，将从第二非易失性存储区至第N非易失性存储区之中的一个非易失性存储区传输来的数据重写在单元锁存器中。附图说明通过以下参考附图的详细描述，本专利技术的上述和其它特征以及优点对于本专利技术所属领域技术人员将变得更加明显，其中：图1是示出根据本专利技术的实施例的半导体器件的框图。图2是示出图1所示的锁存电路与非易失性存储区之间的连接的框图。图3是示出图2所示的感测放大器与第一锁存器的单元锁存器之间的连接的框图。图4是示出图1所示的操作控制电路的详细框图。图5是示出图4所示的锁存器控制器的详细框图。图6是示出根据本专利技术的实施例的半导体器件的断裂操作的流程图。图7是示出根据本专利技术的实施例的半导体器件的启动操作的流程图。图8是示出根据本专利技术的实施例的半导体器件的模式改变操作的流程图。具体实施方式下面将参考附图更详细地描述本专利技术的示例性实施例。然而，本专利技术可以以不同的形式来实施，并且不应被解释为限于本文所阐述的实施例。相反，提供这些实施例，使得本公开将是彻底和完整的，并且将向本领域技术人员充分地传达本专利技术的范围。贯穿本公开，在本专利技术的各个附图和实施例中，相同的附图标记表示相同的部件。应当理解，尽管本文中所使用的术语“第一”、“第二”、“第三”等可以用于描述各种元件，但是这些元件不受这些术语的限制。这些术语用于区分一个元件与另一个元件。因此，在不脱离本专利技术的精神和范围的情况下，下面描述的第一元件也可以被称为第二元件或第三元件。附图不一定按照比例绘制，并且在一些情况下，为了更清楚地示出实施例的各种元件，比例可能已经被夸大。例如，在附图中，为便于图示，与实际尺寸和间隔相比，可以夸大元件的尺寸或元件间的间隔。还将理解，当将一元件称为“连接到”或“耦接到”另一元件时，其可以直接在另一元件上、连接到或耦接到另一元件，或者可以存在一个或更多个中间元件。此外，还将理解，当将一元件称为在两个元件“之间”时，其可以是两个元件之间的唯一元件，或者也可以存在一个或更多个中间元件。短语“...和...中的至少一个”当在本文中与列出项一起使用时，意指来自列表的单个项或列表中项的任意组合。例如，“A、B和C中的至少一个”意指仅A或仅B或仅C，或A、B和C的任意组合。为了便于描述，本文中可能使用了空间相对术语(诸如“下面”、“下方”、“下部”、“上方”、“上部”等)来描述如附图所示的一个元件或特征与其它元件或特征的关系。将理解，空间相对术语意在除了在附图中描绘的方向之外还包含在制造、使用或操作中器件的不同方向。例如，如果附图中的器件被翻转，那么被描述为在其它元件或特征“下面”或“下方”的元件将位于其它元件或特征的“上方”。该器件可以被另外地取向(旋转90度或在其他方向)，并且本文中所使用的空间相对描述符被相应地解释。本文中所使用的术语仅用于描述特定实施例的目的，而非意在限制本专利技术。如本文中所用，除非上下文另外清楚地指出，否则单数形式意在也包括复数形式。还将理解的是，术语“包含”和“包括”在本说明书中使用时表示存在所述元件，但不排除存在或添加一个或更多个其它元件。如本文中所用，本文档来自技高网...

【技术保护点】
一种半导体器件，包括：第一非易失性存储区至第N非易失性存储区，每个非易失性存储区包括位于行线与列线之间的交叉点处的多个单元；储存电路，包括适用于储存从第一非易失性存储区至第N非易失性存储区传输来的数据的多个单元锁存器；以及操作控制电路，适用于：在断裂模式期间，控制第一操作模式至第N操作模式的设置信息分别被编程在第一非易失性存储区至第N非易失性存储区中，以及在启动模式期间，控制从第一非易失性存储区传输来的数据被写入单元锁存器中，以及响应于操作模式改变请求，控制从第二非易失性存储区至第N非易失性存储区中的一个非易失性存储区传输来的数据被重写在单元锁存器中。

【技术特征摘要】
2016.09.30 KR 10-2016-01261811.一种半导体器件，包括：第一非易失性存储区至第N非易失性存储区，每个非易失性存储区包括位于行线与列线之间的交叉点处的多个单元；储存电路，包括适用于储存从第一非易失性存储区至第N非易失性存储区传输来的数据的多个单元锁存器；以及操作控制电路，适用于：在断裂模式期间，控制第一操作模式至第N操作模式的设置信息分别被编程在第一非易失性存储区至第N非易失性存储区中，以及在启动模式期间，控制从第一非易失性存储区传输来的数据被写入单元锁存器中，以及响应于操作模式改变请求，控制从第二非易失性存储区至第N非易失性存储区中的一个非易失性存储区传输来的数据被重写在单元锁存器中。2.如权利要求1所述的半导体器件，其中，所述多个单元锁存器的数量与包括在第一非易失性存储区至第N非易失性存储区的一个非易失性存储区中的所述多个单元的数量相对应。3.如权利要求1所述的半导体器件，其中，耦接到同一列线的第一非易失性存储区至第N非易失性存储区中的单元彼此对应，并且对应的单元共享单元锁存器。4.如权利要求1所述的半导体器件，其中，操作控制电路包括：启动控制器，适用于：产生第一操作模式地址至第N操作模式地址，响应于启动信号来输出第一操作模式地址，以及响应于模式选择信号来选择并输出第二操作模式地址至第N操作模式地址中的一个操作模式地址；断裂控制器，适用于：当断裂模式信号被使能时，接收外部地址并产生用于从第一非易失性存储区至第N非易失性存储区选择一个非易失性存储区的行地址和列地址；以及锁存器控制器，适用于：响应于启动信号来产生用于顺序地选择单元锁存器的锁存器选择信号。5.如权利要求4所述的半导体器件，其中，启动控制器包括：行计数单元，适用于：通过执行计数操作来产生第一操作模式地址至第N操作模式地址；行地址选择单元，适用于：响应于启动信号和模式选择信号来从第一操作模式地址至第N操作模式地址选择一个操作模式地址并且将选中的操作模式地址输出为行地址；以及列地址发生单元，适用于：响应于启动信号来输出列地址。6.如权利要求5所述的半导体器件，还包括：行电路，适用于：使能与行地址相对应的第一非易失性存储区至第N非易失性存储区的行线；列电路，适用于：选择与列地址相对应的第一非易失性存储区至第N非易失性存储区的列线；以及感测放大器电路，适用于：感测并放大耦接到被使能的行线与选中的列线之间的交叉点的熔丝单元的数据，并且将被放大的数据输出为所述数据。7.如权利要求4所述的半导体器件，其中，锁存器控制器包括：锁存器控制信号发生单元，适用于：响应于启动信号来产生锁存器控制信号；锁存器选择计数单元，适用于：通过响应于锁存器控制信号执行计数操作来产生锁存器计数信号；以及锁存器选择单元，适用于：接收锁存器计数信号的每个比特位并且使能锁存器选择信号。8.一种半导体器件，包括：非易失性存储区，包括具有被编程有第一操作模式的设置信息的多个单元的第一区域和具有被编程有第二操作模式的设置信息的多个单元的第二区域；储存电路，适用于：储存从第一区域或第二区域传输来的数据；以及操作控制电路，适用于：响应于启动信号来控制从第一区域传输来的数据被写入在储存电路中，以及响应于模式选择信号来控制从第二区域传输来的数据被重写在储存电路中。9.如权利要求8所述的半导体器件，其中，在断裂模式期间，操作控制电路基于外部地址来控制第一操作模式的设置信息被编程在第一区域中，以及控制第二操作模式的设置信息被编程在第二区域中。10.如权利要求8所述的半导体器件，其中，储存电路包括与非易失性存储区的所述多个单元相对应的多个单元锁存器，以及所述单元锁存器的数量小于所述多个单元的...

【专利技术属性】
技术研发人员：郑亨洙，孙钟浩，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国,KR