计算系统和用于操作计算系统的方法技术方案

提供一种计算系统和用于操作计算系统的方法。一种伪主存储器系统，包括用于使用压缩、重复删除和/或纠错来执行存储器增强的存储器适配器电路。存储器适配器电路连接到存储器，并采用存储器增强方法来增大所述存储器的有效存储容量。存储器适配器电路还连接到存储器总线并实现用于连接存储器总线的NVDIMM‑F接口或修改的NVDIMM‑F接口。

【技术实现步骤摘要】
计算系统和用于操作计算系统的方法本申请要求于2017年4月25日提交的第62/489,997号美国临时申请，于2016年9月30日提交的第15/282,848号美国专利申请以及于2017年7月28日提交的第15/663,619号美国专利申请的权益，所述每个申请的全部内容通过引用包含于此。
根据本专利技术的实施例的一个或多个方面涉及数据存储，更具体地，涉及一种用于使用存储器增强(memoryaugmentation)来存储数据的系统。
技术介绍
一些现代应用(诸如，数据库、虚拟桌面基础结构以及数据分析)可具有大型主存储器占用。随着系统规模扩展，这样的容量需要超线性增长。因此，需要一种提供更大的存储容量的系统和方法。
技术实现思路
本公开的实施例的方面指向一种伪主存储器系统。所述系统包括：存储器适配器电路，用于使用压缩、重复删除(deduplication)和/或纠错来执行存储器增强。存储器适配器电路连接到存储器，并采用存储器增强方法来增大所述存储器的有效存储容量。存储器适配器电路还连接到存储器总线，并实现用于连接到存储器总线的具有闪存的非易失性双列直插式存储器模块(NVDIMM)(NVDIMM-F)接口或修改的NVDIMM-F接口。根据本专利技术的实施例，提供一种计算系统，包括：中央处理器；存储器系统，包括存储器适配器电路和第一存储器，其中，存储器适配器电路具有连接到中央处理器的第一存储器接口和连接到第一存储器的第二存储器接口，第一存储器接口为双数据速率同步动态随机存取存储器接口，存储器适配器电路被配置为利用第一存储器的存储容量的增强将数据存储在第一存储器中以及从第一存储器取回数据。在一个实施例中，所述增强包括压缩、重复删除和纠错中的至少一个。在一个实施例中，第一存储器接口为第二代或更高代的双数据速率同步动态随机存取存储器接口。在一个实施例中，第二存储器接口为第二代或更高代的双数据速率同步动态随机存取存储器接口。在一个实施例中，第一存储器接口为NVDIMM-F接口，所述计算系统被配置为将存储器系统作为块装置来操作。在一个实施例中，中央处理器通过存储器管理电路连接到存储器适配器电路。在一个实施例中，第一存储器为动态随机存取存储器，第二存储器接口为第二代或更高代的双数据速率同步动态随机存取存储器接口。在一个实施例中，存储器适配器电路为被配置为执行压缩、重复删除和纠错的单独的集成电路。在一个实施例中，所述计算系统包括通过存储器管理电路连接到中央处理器的第二存储器。在一个实施例中，第二存储器通过第三存储器接口连接到存储器管理电路，其中，第三存储器接口为第二代或更高代的双数据速率同步动态随机存取存储器接口。在一个实施例中，中央处理器被配置为在第二存储器中保持页缓存，并且中央处理器被配置为：当从页缓存驱逐净页时，调用针对净页的清理缓存功能，其中，清理缓存功能被配置为：当第一存储器中有充足空间可用时，将净页存储在第一存储器中；否则，将净页存储在持久性存储器中。在一个实施例中，清理缓存功能被配置为基于估计的增强比评估第一存储器中是否有充足空间可用，其中，估计的增强比为在设置的时间间隔期间存储在第一存储器中的数据的增强比的函数。在一个实施例中，中央处理器被配置为在第二存储器中保持用户存储器空间，并且中央处理器被配置为：当从用户存储器空间回收脏页时，调用针对脏页的前端交换功能，其中，前端交换功能被配置为：当第一存储器中有充足空间可用时，将脏页存储在第一存储器中；否则，将脏页存储在持久性存储器中。在一个实施例中，前端交换功能被配置为基于估计的增强比评估第一存储器中是否有充足空间可用，其中，估计的增强比为在设置的时间间隔期间存储在第一存储器中的数据的增强比的函数。在一个实施例中，中央处理器被配置为：执行一个或多个应用，并且响应于所述一个或多个应用被应用于sysinfo函数，返回：基于第一存储器的大小和第二存储器的大小的总可用存储器的值，以及基于第一存储器中的空闲存储器的量和第二存储器中的空闲存储器的量的总空闲存储器的值。在一个实施例中，所述总空闲存储器的值为第二存储器中的空闲存储器的量和最小增强比与第一存储器中的空闲存储器的量的乘积的和，其中，当设置的时间间隔由于系统启动而流逝时，最小增强比为存储在第一存储器中的数据相对于所述设置的间隔的增强比的函数；否则，最小增强比为2.0。根据本专利技术的实施例，提供一种用于操作计算机系统的方法，所述计算机系统包括：中央处理器；存储器系统，包括：存储器适配器电路；第一存储器，其中，存储器适配器电路具有连接到中央处理器的第一存储器接口和连接到第一存储器的第二存储器接口，第一存储器接口为双数据速率同步动态随机存取存储器接口，所述方法包括：利用第一存储器的存储容量的增强，将数据存储在第一存储器中以及从第一存储器取回数据。在一个实施例中，所述增强包括压缩、重复删除和纠错中的至少一个。在一个实施例中，所述方法包括：将存储器系统用作可使用NVDIMM-F协议操作的块装置。在一个实施例中，存储器适配器电路为被配置为执行压缩、重复删除和纠错的单独的集成电路。根据本专利技术的实施例，提供一种计算系统，包括：中央处理器；存储器系统，包括：第一存储器；存储器适配器装置，用于利用第一存储器的存储容量的增强，将数据存储在第一存储器中以及从第一存储器取回数据，其中，存储器适配器装置具有连接到中央处理器的第一存储器接口和连接到第一存储器的第二存储器接口，第一存储器接口为NVDIMM-F接口，所述计算系统被配置为将存储器系统作为块装置操作。附图说明将参照本说明书、权利要求书和附图来认识并理解本专利技术的这些以及其他特征和优点，其中：图1是根据本专利技术的实施例的系统存储器层次结构的框图；图2是根据本专利技术的实施例的计算系统的硬件框图；图3是根据本专利技术的实施例的计算系统的混合硬件软件框图；图4是根据本专利技术的实施例的用于修改对sysinfo函数调用的响应的系统的软件框图。具体实施方式下面关于附图阐述的具体实施方式意图作为根据本专利技术提供的伪主存储器系统(pseudomainmemorysystem)的示例性实施例的描述，而不意图代表本专利技术可被构造或利用的仅有形式。所述描述关于示出的实施例阐述了本专利技术的特征。然而，将理解的是，可由也意图被包含在本专利技术的精神和范围内的不同的实施例实现相同的或等同的功能和结构。如这里在其他地方表示的，相同的元件标号意图指示相同的元件或特征。在一些实施例中，系统是可被称为“存储器ABCDE”的用于通过压缩和/或重复删除(deduplication)和/或纠错来部署直插式存储器增强(memoryaugmentation)的有效的伪存储器机制。当依赖完全本地于存储器系统的硬件技术时，这样的系统可显著增加存储器密度。针对存储器ABCDE系统的挑战包括：在双数据速率同步动态随机存取存储器(DDR)总线上的集成，以及这样的系统可提供的可变存储器密度(例如，随着应用数据或外部条件(例如，可能影响误差的外部条件)而改变的存储器密度)的管理。此外，一些应用可不被编写为明确地使用由存储器ABCDE系统提供的额外容量。在一些实施例中，所述系统提供模拟的系统存储器容量来使用户空间应用对大容量的存储器进行寻址。在一些实施例中，操作系统知晓底本文档来自技高网...

【技术保护点】
一种计算系统，包括：中央处理器；存储器系统，包括：存储器适配器电路；第一存储器，其中，存储器适配器电路具有连接到中央处理器的第一存储器接口和连接到第一存储器的第二存储器接口，其中，第一存储器接口为双数据速率同步动态随机存取存储器接口，其中，存储器适配器电路被配置为利用第一存储器的存储容量的增强将数据存储在第一存储器中以及从第一存储器取回数据。

【技术特征摘要】
2016.09.30 US 15/282,848;2017.04.25 US 62/489,997;1.一种计算系统，包括：中央处理器；存储器系统，包括：存储器适配器电路；第一存储器，其中，存储器适配器电路具有连接到中央处理器的第一存储器接口和连接到第一存储器的第二存储器接口，其中，第一存储器接口为双数据速率同步动态随机存取存储器接口，其中，存储器适配器电路被配置为利用第一存储器的存储容量的增强将数据存储在第一存储器中以及从第一存储器取回数据。2.如权利要求1所述的计算系统，其中，所述增强包括以下至少一个：压缩；重复删除；纠错。3.如权利要求1所述的计算系统，其中，第一存储器接口为第二代或更高代的双数据速率同步动态随机存取存储器接口。4.如权利要求3所述的计算系统，其中，第二存储器接口为第二代或更高代的双数据速率同步动态随机存取存储器接口。5.如权利要求3所述的计算系统，其中，第一存储器接口为NVDIMM-F接口，所述计算系统被配置为将存储器系统作为块装置来操作。6.如权利要求1所述的计算系统，其中，中央处理器通过存储器管理电路连接到存储器适配器电路。7.如权利要求1所述的计算系统，其中，第一存储器为动态随机存取存储器，第二存储器接口为第二代或更高代的双数据速率同步动态随机存取存储器接口。8.如权利要求1所述的计算系统，其中，存储器适配器电路为被配置为执行以下处理的单独的集成电路：压缩；重复删除；纠错。9.如权利要求1所述的计算系统，还包括：第二存储器，通过存储器管理电路连接到中央处理器。10.如权利要求9所述的计算系统，其中，第二存储器通过第三存储器接口连接到存储器管理电路，其中，第三存储器接口为第二代或更高代的双数据速率同步动态随机存取存储器接口。11.如权利要求9所述的计算系统，其中，中央处理器被配置为在第二存储器中保持页缓存，中央处理器被配置为：当从页缓存驱逐净页时，调用针对净页的清理缓存功能，其中，清理缓存功能被配置为：当第一存储器中有充足空间可用时，将净页存储在第一存储器中；否则，将净页存储在持久性存储器中。12.如权利要求11所述的计算系统，其中...

【专利技术属性】
技术研发人员：克里希纳·T·马拉丁，金钟民，郑宏忠，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR