具有浮栅、字线、擦除栅的分裂栅非易失性存储器单元制造技术

本发明专利技术公开了一种存储器设备，所述存储器设备包括硅半导体衬底，形成于所述衬底中且其间具有沟道区的间隔开的源极区和漏极区，以及设置在所述沟道区的第一部分和所述源极区的第一部分上方的导电浮栅。擦除栅包括第一部分和第二部分，所述第一部分与所述浮栅横向相邻且在所述源极区上方，并且所述第二部分向上且在所述浮栅上方延伸。导电字线栅设置在所述沟道区的第二部分上方。所述字线栅与所述浮栅横向相邻地设置，并且不包括设置在所述浮栅上方的部分。将所述字线栅与所述沟道区的第二部分分开的绝缘厚度小于将所述浮栅与所述擦除栅分开的绝缘厚度。

【技术实现步骤摘要】
【国外来华专利技术】具有浮栅、字线、擦除栅的分裂栅非易失性存储器单元相关专利申请本申请要求2015年7月10日提交的美国临时申请62/191,047的权益，并且该临时申请以引用方式并入本文。
本专利技术涉及分裂栅闪存单元设计和操作。
技术介绍
分裂栅非易失性闪存设备是已知的。图1示出了2-栅极单元，该单元包括两个栅极（字线栅WL和浮栅FG），并因此包括三个端子（字线WL、源极S和漏极D）。漏极D可另外称为位线BL，并且字线WL可另外称为控制栅。浮栅FG部分地位于源极S上方和沟道区CR（其在源极S与漏极D之间延伸）的一部分上方并与它们绝缘，并且字线WL位于沟道区CR的其他部分上方并与之绝缘。浮栅FG具有终止于尖锐边缘的上表面，该尖锐边缘面向字线WL（以有利于擦除操作）。美国专利5,029,130公开了这种存储器单元，其以引用方式并入本文以用于所有目的。图2示出了延伸源极2-栅极单元，该单元与图1的存储器设备类似，不同的是其还包括形成于源极S上方并与之接触的延伸源极线ESL。延伸源极线ESL提供了经由延伸源极线ESL从源极S到浮栅的增强电压耦合。图3示出了4-栅极、5-端子单元，该单元与图1的存储器设备类似，不同的是其还包括位于源极区S上方并与之绝缘的擦除栅EG，以及位于浮栅FG上方并与之绝缘的耦合栅CG。擦除操作使用浮栅FG的上表面边缘，该上表面边缘面向擦除栅EG。因此，该存储器单元具有四个栅极（WL、CG、FG、EG）和5个端子（S、D、WL、CG、EG）。美国专利6,747,310和7,868,375公开了这种存储器单元，其以引用方式并入本文以用于所有目的。希望实现4-栅极设备的功能和性能优点，但使设备几何形状更小且制造期间的掩蔽步骤更少。
技术实现思路
上述需求通过一种存储器设备解决，该存储器设备包括硅半导体衬底，形成于硅半导体衬底中且其间具有沟道区的间隔开的源极区和漏极区，设置在沟道区的第一部分和源极区的第一部分上方并与它们绝缘的导电浮栅，以及导电擦除栅。擦除栅包括第一部分和第二部分，该第一部分与浮栅横向相邻并与之绝缘，且在源极区上方并与之绝缘，并且该第二部分向上且在浮栅上方延伸并与之绝缘。导电字线栅设置在沟道区的第二部分上方并与之绝缘。字线栅与浮栅横向相邻地设置，并且不包括设置在浮栅上方的部分。将字线栅与沟道区的第二部分分开的绝缘厚度小于将浮栅与擦除栅分开的绝缘厚度。一种读取存储器单元的方法，该存储器单元包括间隔开的源极区和漏极区、浮栅、擦除栅、以及字线栅。所述间隔开的源极区和漏极区形成于硅半导体衬底中且其间具有沟道区，所述浮栅设置在沟道区的第一部分上方并与之绝缘且部分地位于源极区上方，所述擦除栅设置在源极区上方并与之绝缘，所述字线栅设置在沟道区的第二部分上方并与之绝缘，其中擦除栅包括与浮栅横向相邻的第一部分以及向上且在浮栅上方延伸的第二部分，并且其中字线栅与浮栅横向相邻地设置且不包括设置在浮栅上方的部分。该方法包括向字线栅施加正电压，向漏极区施加正电压，向擦除栅施加零电压，以及向源极区施加零电压。通过查看说明书、权利要求书和附图，本专利技术的其他目的和特征将变得显而易见。附图说明图1是常规两栅极、三端子非易失性存储器设备的侧剖视图。图2是具有延伸源极线的常规两栅极、三端子非易失性存储器设备的侧剖视图。图3是常规四栅极、五端子非易失性存储器设备的侧剖视图。图4是三栅极、四端子非易失性存储器设备的侧剖视图。图5是具有金属字线栅和高K介电的三栅极、四端子非易失性存储器设备的侧剖视图。图6是示出第一实施例中存储器单元的操作电压的表格。图7是示出第二实施例中存储器单元的操作电压的表格。图8是示出第三实施例中存储器单元的操作电压的表格。图9A-图9F是示出形成非易失性存储器单元中的步骤的侧剖视图。图10是示出非易失性存储器单元的替代实施方案的侧剖视图。具体实施方式本专利技术是如图4和图5所示的3-栅极、4-端子非易失性存储器单元设备、制造此类存储器单元设备的方法以及操作此类存储器设备的方法。如图4所示，源极区12和漏极区14形成于硅衬底10中，且其间具有衬底的沟道区16。浮栅18优选地为多晶硅，并且形成于源极区12和沟道区16的第一部分上方并与它们绝缘。字线栅20可为多晶硅，并且形成于沟道区16的第二部分上方并与之绝缘。擦除栅22优选地为多晶硅，并且形成于源极区12上方并与之绝缘。擦除栅22具有与浮栅18横向相邻的第一部分，以及向上且在浮栅18上方延伸的第二部分。与上述四栅极设备不同，图4中的存储器单元不具有耦合栅。图5的存储器单元设备与图4相同，不同的是多晶硅字线栅20被替换为金属栅21，并且由高K介电24（即，介电常数K大于氧化物诸如HfO2、ZrO2、TiO2、Ta2O5或其他适宜材料等的介电常数）围绕。图4和图5的三栅极存储器单元配置具有许多优点。具体地讲，它们在编程期间利用了擦除栅22与浮栅18之间的电容耦合，使得不需要单独的耦合栅。字线栅20的长度以及字线栅20与衬底10之间的氧化物层26的厚度可收缩，同时保持高单元电流和速度。浮栅18与擦除栅22之间的隧道氧化物层28由（缠绕隧道氧化物的）擦除栅22保护，以防止在后续芯片处理期间劣化，从而确保良好擦除能力和耐久性。可调节总单元高度以及擦除栅与字线栅高度，以符合形成于相同芯片上的逻辑栅的高度。可通过自对准工艺形成浮栅18和源极线12的宽度和长度。由于消除了耦合栅，工艺、带布局和金属连接布局将会更简单。金属连接将更容易填充先进技术中的小Y间距，诸如40nm、28和20nm技术节点。图6示出了根据第一实施例用于本专利技术3-栅极存储器单元阵列的已选线和未选线的单元操作电压。已选线（已选）包括所操作的一个或多个存储器单元，并且未选线（未选）是不包括所操作的一个或多个存储器单元的那些。图7示出了根据第二实施例用于本专利技术3-栅极存储器单元阵列的已选线和未选线的单元操作电压。在该实施例中，擦除栅上的正电压用于擦除操作。图8示出了根据第三实施例用于本专利技术3-栅极存储器单元阵列的已选线和未选线的单元操作电压。在该实施例中，源极线上的负电压用于擦除操作。图9A-图9F示出了形成3-栅极存储器设备中的步骤。在有源区之间形成STI隔离区之后，形成以下层：衬底10上的二氧化硅（氧化物）40、氧化物40上的多晶硅（多晶硅）42、多晶硅42上的氧化物44、以及氧化物44上的氮化硅（氮化物）46。用沟槽48对氮化物46进行图案化（例如，光刻掩蔽工艺）。在沟槽48内部和多晶硅层42上方形成氧化物间隔物50。通过多晶硅蚀刻来移除间隔物50之间的多晶硅层42的暴露部分，从而暴露氧化物层40。通过氧化物蚀刻来移除氧化物层40的暴露部分。所得结构示于图9A中。优选地，多晶硅层42的经蚀刻的侧壁将向内倾斜（参见倾斜部分42a），从而为多晶硅层42生成更尖锐的上边缘。执行注入以在沟槽48下面的衬底中形成源极区12。执行氧化物蚀刻和形成以形成沿着倾斜部分42a并在这些倾斜部分的顶部上方（即，在多晶硅42的暴露末端部分上）延伸的隧道氧化物28。使用多晶硅沉积和蚀刻在沟槽48的底部中形成多晶硅，该多晶硅构成擦除栅22。使用氧化物和回蚀在沟槽48中填充氧化物（在擦除栅22上方）。所得结构示于图9B中。移除氮化物46，并本文档来自技高网...

【技术保护点】
一种存储器设备，包括：硅半导体衬底；间隔开的源极区和漏极区，所述间隔开的源极区和漏极区形成于所述硅半导体衬底中且其间具有沟道区；导电浮栅，所述导电浮栅设置在所述沟道区的第一部分和所述源极区的第一部分上方并与它们绝缘；导电擦除栅，所述导电擦除栅包括：第一部分，所述第一部分与所述浮栅横向相邻并与之绝缘，且在所述源极区上方并与之绝缘，以及第二部分，所述第二部分向上且在所述浮栅上方延伸并与之绝缘；导电字线栅，所述导电字线栅设置在所述沟道区的第二部分上方并与之绝缘，其中所述字线栅与所述浮栅横向相邻地设置，并且不包括设置在所述浮栅上方的部分；其中将所述字线栅与所述沟道区的所述第二部分分开的绝缘厚度小于将所述浮栅与所述擦除栅分开的绝缘厚度。

【技术特征摘要】
【国外来华专利技术】2015.07.10 US 62/191047;2016.06.14 US 15/1825271.一种存储器设备，包括：硅半导体衬底；间隔开的源极区和漏极区，所述间隔开的源极区和漏极区形成于所述硅半导体衬底中且其间具有沟道区；导电浮栅，所述导电浮栅设置在所述沟道区的第一部分和所述源极区的第一部分上方并与它们绝缘；导电擦除栅，所述导电擦除栅包括：第一部分，所述第一部分与所述浮栅横向相邻并与之绝缘，且在所述源极区上方并与之绝缘，以及第二部分，所述第二部分向上且在所述浮栅上方延伸并与之绝缘；导电字线栅，所述导电字线栅设置在所述沟道区的第二部分上方并与之绝缘，其中所述字线栅与所述浮栅横向相邻地设置，并且不包括设置在所述浮栅上方的部分；其中将所述字线栅与所述沟道区的所述第二部分分开的绝缘厚度小于将所述浮栅与所述擦除栅分开的绝缘厚度。2.根据权利要求1所述的存储器设备，其中所述擦除栅第二部分是唯一的导电栅或设置在所述浮栅上方的导电栅部分。3.根据权利要求1所述的存储器设备，其中所述字线栅包括：面向所述沟道区的所述第二部分的底表面，其中所述底表面是平坦的；以及与所述底表...

【专利技术属性】
技术研发人员：JW杨，MT吴，CM陈，M塔达约尼，CS苏，N杜，
申请(专利权)人：硅存储技术公司，
类型：发明
国别省市：美国,US