终端电路、接收器及相关联的终止方法技术

本发明专利技术提供了一种终端电路、接收器和相关联的终止方法。终端电路耦接于接收端子，接收端子用于接收信道传输信号，终端电路包括上部电路和下部电路。上部电路将接收端子选择性地导通到第一电压端子，下部电路将接收端子选择性地导通到第二电压端子。其中，上部电路中的第一开关和下部电路中的第二开关受信道传输信号携带的数据位的逻辑的控制。采用本发明专利技术，能够抑制相邻信道之间的串扰。

【技术实现步骤摘要】
终端电路、接收器及相关联的终止方法
本专利技术通常涉及一种终端电路(terminationcircuit)、接收器和相关联的终止方法(terminatingmethod)，更特别地，涉及一种能够抑制相邻信道之间的串扰(crosstalk)的终端电路、接收器及相关联的终止方法。
技术介绍
近年来，诸如便携式电子装置、多媒体产品、无线通信等移动应用需要高速且高吞吐量(high-throughput)的计算。因此，存储速度升高，以及，控制模块和存储器之间的信道数量持续增加。然而，更快的数据速率及切换速度意味着相邻(adjacent)信号通道(传输线)之间将导致更高的耦合噪声。图1示出了一种控制模块和存储器之间的并行总线配置的示意图。如图1所示，控制模块11和存储器13之间的存储器总线12包括很多信号通道(signalchannel，可简称为信道)，这些信号通道彼此非常靠近。串扰是附近信号(nearbysignal)的高速切换对目标信号造成的影响，串扰可以是造成大量噪声的主要原因。一旦信号通道中存在大量噪声，则将导致信道传输信号中的数据位错误。或者说，相邻的信号通道之间的串扰会导致失真，因此，串扰的抑制是重要的。随着存储器总线12中包括的信号通道数量越来越多，相邻信号通道之间的串扰问题变得越来越严重。图2A和图2B示出了一种终端电阻(terminationresistor)被用来抑制串扰的示意图。在图2A和图2B中，接收器(receiver)15包括缓冲电路15a和终端电阻Rter，接收器16包括缓冲电路16a和终端电阻Rter。缓冲电路15a、16a将从信号通道处接收到的信道传输信号(channeltransmissionsignal)转换为接收端子Nrv上的反相的(inverted)信道传输信号(被缓冲的信道传输信号)，以及，终端电阻Rter常用来抑制相邻信道之间的串扰。在图2A中，若缓冲电路15a的输入处于高电压电平(例如，电源电压Vddr的电平)，则终端电阻Rter将接收端子(receivingterminal)Nrv导通到电源电压Vddr，且总是有直流(DC)电流流过(flowthrough)缓冲电路15a。在图2B中，若缓冲电路16a的输入处于低电压电平(例如，接地电压Gnd的电平)，则终端电阻Rter将接收端子Nrv导通到接地电压Gnd，且总是直流(DC)电流流过缓冲电路16a。由于总是有直流(DC)电流流过缓冲电路15a、16a和终端电阻Rter，因此接收器15、16的输出信号被偏置，以及输出信号的摆幅范围受到影响。此外，流过缓冲电路15a、16a和终端电阻Rter的直流(DC)电流会导致额外的功率消耗。
技术实现思路
有鉴于此，本专利技术的目的之一在于提供一种终端电路、接收器及相关联的终止方法，以解决上述问题。第一方面，本专利技术提供一种终端电路，该终端电路用于耦接于接收端子，该接收端子用于接收信道传输信号，以及，该终端电路包括上部电路和下部电路。该上部电路包括：第一终端元件和第一开关，第一终端元件耦接于具有第一电压电平的第一电压端子；以及，第一开关耦接于第一终端元件和接收端子，用于将接收端子选择性地导通到第一终端元件。该下部电路包括：第二终端元件和第二开关，第二终端元件耦接于具有第二电压电平的第二电压端子，第二电压电平与第一电压电平不同；以及，第二开关耦接于第二终端元件和接收端子，用于将接收端子选择性地导通到第二终端元件；其中，第一开关和第二开关受信道传输信号携带的数据位的逻辑的控制。第二方面，本专利技术提供一种接收器，用于通过至少一个接收端子接收至少一个信道传输信号，该接收器包括至少一个终端电路和耦接于该至少一个终端电路的控制模块，其中，至少一个终端电路通过至少一个接收端子耦接于至少一个信道，至少一个终端电路中的第一终端电路耦接于至少一个接收端子中的第一接收端子，以及，第一终端电路包括上部电路和下部电路。上部电路包括第一终端元件和第一开关，第一终端元件耦接于第一电压端子；以及，第一开关耦接于第一终端元件和第一接收端子，用于根据第一开关信号将接收端子选择性地导通到第一终端元件。下部电路包括：第二终端元件和第二开关，第二终端元件耦接于第二电压端子，第二电压端子与第一电压端子具有不同的电压电平；以及，第二开关耦接于第二终端元件和第一接收端子，用于根据第二开关信号将接收端子选择性地导通到第二终端元件。其中，控制模块根据信道传输信号携带的数据位的逻辑控制第一开关信号和第二开关信号，以控制第一开关和第二开关的接通状态。第三方面，本专利技术提供一种终止方法，该终止方法适用于以上所述的接收器，以及，终止方法包括以下步骤：控制模块检测第一接收端子的电压电平；控制模块根据检测得到的电压电平，控制第一开关信号和第二开关信号在第n个终止持续时间期间的电压电平，其中，第n个终止持续时间为对应于信道传输信号携带的第n个数据位的终止持续时间；以及，终端电路根据第一开关信号和第二开关信号，将第一接收端子选择性地导通到第一电压端子和第二电压端子中的其中一者。在上述技术方案中，接收端子被动态地导通到高电压电平或低电压电平，能够抑制相邻信道之间的串扰。本领域技术人员在阅读附图所示优选实施例的下述详细描述之后，可以毫无疑义地理解本专利技术的这些目的及其它目的。详细的描述将参考附图在下面的实施例中给出。附图说明通过阅读后续的详细描述以及参考附图所给的示例，可以更全面地理解本专利技术，其中：图1(现有技术)示出了控制模块和存储器之间的一种并行总线配置的示意图；图2A和图2B(现有技术)示出了一种终端电阻被用来抑制串扰的示意图；图3A示出了一种用于通过发送器和接收器之间的信号信道接收信道传输信号的接收器的示意性框图；图3B示出了受害信道的偏斜的示意图；图4A示出了终端电路处于第一设定模式的示意图；图4B示出了终端电路处于第二设定模式的示意图；图5示出了一种适用于接收器的终止方法的示意性流程图；图6是根据专利技术第一实施例示出的一种接收器的示意性框图；图7是根据专利技术第一实施例示出的一种应用于终端电路的终止方法的流程图；图8根据专利技术第一实施例示出了接收端子Nrv响应于第(n-1)个数据位的逻辑被如何导通的示意性波形图；图9A与受害信道一起示出了终端电路的操作的示意性波形图；图9B与干扰源信道一起示出了终端电路的操作的示意性波形图；图10是根据本专利技术第二实施例示出的一种接收器的示意性框图；图11示出了窗口信号Swin的产生的一种波形示意性图；图12根据本专利技术第二实施例示出了一种适用于接收器的终止方法的示意性流程图；图13根据本专利技术第二实施例示出了一种适用于接收器的终止方法的另一示意性流程图；图14A根据本专利技术第二实施例示出了当第(n-1)个数据位为逻辑高时终端电路的操作的示意性波形图；图14B根据本专利技术第二实施例示出了当第(n-1)个数据位为逻辑低时终端电路的操作的示意性波形图；图15示出了信道传输信号的品质与窗口信号Swin的窗口延迟持续时间Tdly有关的示意性波形图；图16示出了信道传输信号的品质与窗口信号Swin的窗口宽度Twin_pw有关的示意性波形图；图17是根据本专利技术第二实施例示出的一种接收器的实现的示意图框图。在下面的详细描述中，为了说明的目的，本文档来自技高网...

【技术保护点】
一种终端电路，其特征在于，所述终端电路用于耦接于接收端子，所述接收端子用于接收信道传输信号，以及，所述终端电路包括上部电路和下部电路；所述上部电路包括：第一终端元件，耦接于具有第一电压电平的第一电压端子；以及第一开关，耦接于所述第一终端元件和所述接收端子，用于将所述接收端子选择性地导通到所述第一终端元件；所述下部电路包括：第二终端元件，耦接于具有第二电压电平的第二电压端子，所述第二电压电平与所述第一电压电平不同；以及第二开关，耦接于所述第二终端元件和所述接收端子，用于将所述接收端子选择性地导通到所述第二终端元件；其中，所述第一开关和所述第二开关受所述信道传输信号携带的数据位的逻辑的控制。

【技术特征摘要】
2016.09.19 US 62/396,267;2016.09.23 US 62/398,563;1.一种终端电路，其特征在于，所述终端电路用于耦接于接收端子，所述接收端子用于接收信道传输信号，以及，所述终端电路包括上部电路和下部电路；所述上部电路包括：第一终端元件，耦接于具有第一电压电平的第一电压端子；以及第一开关，耦接于所述第一终端元件和所述接收端子，用于将所述接收端子选择性地导通到所述第一终端元件；所述下部电路包括：第二终端元件，耦接于具有第二电压电平的第二电压端子，所述第二电压电平与所述第一电压电平不同；以及第二开关，耦接于所述第二终端元件和所述接收端子，用于将所述接收端子选择性地导通到所述第二终端元件；其中，所述第一开关和所述第二开关受所述信道传输信号携带的数据位的逻辑的控制。2.根据权利要求1所述的终端电路，其特征在于，在与所述信道传输信号携带的各数据位相对应的终止持续时间内，所述第一开关和所述第二开关中只有一者是接通的。3.根据权利要求2所述的终端电路，其特征在于，所述终端电路包括第一设定模式和第二设定模式，若所述终端电路处于所述第一设定模式，则所述第一开关是接通的，以及所述第二开关是断开的；若所述终端电路处于所述第二设定模式，则所述第二开关是接通的，以及所述第一开关是断开的。4.根据权利要求3所述的终端电路，其特征在于，第n个终止持续时间为对应于所述信道传输信号携带的第n个数据位的终止持续时间，以及，所述终端电路在所述第n个终止持续时间期间所处的设定模式与所述信道传输信号携带的第(n-1)个数据位的逻辑有关。5.根据权利要求4所述的终端电路，其特征在于，若所述第(n-1)个数据位的逻辑为逻辑低，则所述终端电路在所述第n个终止持续时间期间处于所述第一设定模式，以将所述接收端子导通到所述第一终端元件；以及若所述第(n-1)个数据位的逻辑为逻辑高，则所述终端电路在所述第n个终止持续时间期间处于所述第二设定模式，以将所述接收端子导通到所述第二终端元件；其中，所述第(n-1)个数据位在所述第n个数据位之前。6.根据权利要求4所述的终端电路，其特征在于，所述接收端子在对应于所述第(n-1)个数据位的稳定间隔期间的电压电平表示所述第(n-1)个数据位的逻辑，以及，所述第一开关和所述第二开关在所述第n个终止持续时间期间的接通状态受所述接收端子在对应于所述第(n-1)个数据位的稳定间隔期间的所述电压电平的控制。7.根据权利要求6所述的终端电路，其特征在于，若所述接收端子在对应于所述第(n-1)个数据位的稳定间隔期间的所述电压电平为低电压电平，则所述第(n-1)个数据位的逻辑为逻辑低，以及，若所述接收端子在对应于所述第(n-1)个数据位的稳定间隔期间的所述电压电平为高电压电平，则所述第(n-1)个数据位的逻辑为逻辑高。8.根据权利要求3所述的终端电路，其特征在于，第n个终止持续时间为对应于所述信道传输信号携带的第n个数据位的终止持续时间，以及，所述终端电路在所述第n个终止持续时间期间所处的设定模式与所述第n个数据位的逻辑有关。9.根据权利要求8所述的终端电路，其特征在于，若所述第n个数据位的逻辑为逻辑高，则所述终端电路在所述第n个终止持续时间期间处于所述第一设定模式，以将所述接收端子导通到所述第一终端元件；以及若所述第n个数据位的逻辑为逻辑低，则所述终端电路在所述第n个终止持续时间期间处于所述第二设定模式，以将所述接收端子导通到所述第二终端元件。10.根据权利要求9所述的终端电路，其特征在于，所述信道传输信号携带的第(n-1)个数据位和所述第n个数据位之间的转变间隔被定义为第(n-1)个转变间隔，以及，所述第n个数据位的逻辑是通过在所述第(n-1)个转变间隔期间检测所述接收端子的电压电平并将检测得到的电压电平与至少一个阈值电压进行比较获得的。11.根据权利要求10所述的终端电路，其特征在于，所述至少一个阈值电压包括第一阈值电压和第二阈值电压，以及，所述第一阈值电压大于所述第二阈值电压；若所述第(n-1)个数据位的逻辑为逻辑高且所述检测得到的电压电平大于所述第一阈值电压，则所述第n个数据位的逻辑为逻辑高；若所述第(n-1)个数据位的逻辑为逻辑高且所述检测得到的电压电平小于或等于所述第一阈值电压，则所述第n个数据位的逻辑为逻辑低；若所述第(n-1)个数据位的逻辑为逻辑低且若所述检测得到的电压电平小于所述第二阈值电压，则所述第n个数据位的逻辑为逻辑低；以及若所述第(n-1)个数据位的逻辑为逻辑低且所述检测得到的电压电平大于或等于所述第二阈值电压，则所述第n个数据位的逻辑为逻辑高。12.根据权利要求10所述的终端电路，其特征在于，所述至少一个阈值电压包括第三阈值电压，若所述检测得到的电压电平小于或等于所述第三阈值电压，则所述第n个数据位的逻辑为逻辑低；以及若所述检测得到的电压电平大于所述第三阈值电压，则所述第n个数据位的逻辑为逻辑高。13.根据权利要求1所述的终端电路，其特征在于，所述第一电压电平大于所述第二电压电平，所述第一终端元件是PMOS晶体管，以及，所述第二终端元件是NMOS晶体管。14.一种接收器，用于通过至少一个接收端子接收至少一个信道传输信号，其特征在于，所述接收器包括至少一个终端电路和耦接于所述至少一个终端电路的控制模块，其中，所述至少一个终端电路通过所述至少一个接收端子耦接于至少一个信道，所述至少一个终端电路中的第一终端电路耦接于所述至少一个接收端子中的第一接收端子，以及，所述第一终端电路包括上部电路和下部电路；所述上部电路包括：第一终端元件，耦接于第一电压端子；以及第一开关，耦接于所述第一终...

【专利技术属性】
技术研发人员：李安修，
申请(专利权)人：联发科技股份有限公司，
类型：发明
国别省市：中国台湾,71