用于非源同步系统的调谐电路系统和操作技术方案

本申请公开一种非源同步系统，可以包括经由通信总线通信的时钟发送设备和时钟接收设备。时钟发送设备和时钟接收设备可以实行调谐操作，其中时钟接收设备在通信总线的一个或多个数据线上将一个或多个数据信号发送到时钟发送设备。时钟发送设备可以基于一个或多个数据信号，将时钟发送设备的内部时钟信号延迟一定量。然后，时钟发送设备可以基于调谐操作，实行从时钟接收设备接收的数据信号的采样。可以根据SDR或DDR实行调谐操作，并且因此允许不使用数据选通的系统以最佳采样进行SDR或DDR通信。

Tuning circuit system and operation for non source synchronization system

The present application discloses a non source synchronization system, which can include a clock transmission device and a clock receiving device communicated via a communication bus. The clock sending device and the clock receiving device can perform the tuning operation, wherein the clock receiving device sends one or more data signals to the clock sending device on one or more data lines of the communication bus. The clock transmission device may delay a certain amount of the clock transmission device's internal clock signal based on one or more data signals. Then, the clock transmission device can be sampled from the data signals received from the clock receiving device, based on the tuning operation. Tuning operations can be performed on the basis of SDR or DDR, and therefore, a system that does not use data gating is allowed to communicate with SDR or DDR for optimal sampling.

【技术实现步骤摘要】
用于非源同步系统的调谐电路系统和操作相关申请的交叉引用本申请要求于2016年9月19日提交的印度专利申请No.201641031808的优先权。印度专利申请No.201641031808的内容通过引用以其整体被并入。
技术介绍
在第一设备和第二设备在通信总线上彼此传递数据和命令的非源同步系统中，第一设备可以将时钟信号发送到第二设备，但是第二设备不可以将时钟信号发送到第一设备。在这些系统中，当第一设备从第二设备接收数据信号时，第一设备可以使用其自己的时钟信号来确定何时对数据信号进行采样，以便识别数据信号的逻辑电平或位值。第二设备可以基于其从第一设备接收的时钟信号生成和发送数据信号。在这方面，数据信号的每个循环可以对应于由第一设备发送的时钟信号的特定时钟循环。于是，如果第一设备将从第二设备接收数据信号，则第一设备可以预期在自第一设备发送用于生成给定的数据信号循环的对应的时钟循环的时间的特定时间段内接收给定循环的数据信号。该特定时间段可以被称为时钟-数据回路延迟(或简单地回路延迟)。回路延迟的量可以取决于连接第一设备和第二设备的通信总线的迹线长度，以及由第二设备的内部电路系统提供的用于接收时钟信号和生成数据信号的延迟。对于不同的非源同步系统，回路延迟的量可以变化。例如，由两个不同的制造商制作的两个第二设备的内部电路系统或甚至由相同的制造商制作的两个设备可以提供不同的延迟量。额外地，由于温度或其它环境条件的改变，对于给定的系统或给定的第二设备，回路延迟可以在不同的时间点处改变。当第二设备连接到第一设备用于通信时，重要的是第一设备识别回路延迟量，使得第一设备知道何时对所接收的数据信号进行采样。缺少这样的识别可能引起第一设备在不适当的时间对数据信号进行采样，这进而可能引起第一设备识别数据信号的错误的逻辑电平和相关联的位序列。为了识别回路延迟量以及进而识别对数据信号进行采样的最佳采样点，第一设备和第二设备可以实行调谐操作。在一个示例调谐方案中，第二设备发送具有预定数据模式的第一设备数据信号，并且在辨识数据模式后，第一设备识别采样点。可以根据协议诸如安全数字(SD)协议设置数据模式。此外，第一设备可以利用时序窗口来辨识数据模式。在一些配置中，可以依据单位间隔(UI)测量时序窗口，其中一个单位间隔(1UI)和两个单位间隔(2UI)为常见时序窗口，并且其中一个单位间隔可以等于一个时钟周期。由第一设备可能不能辨识到达时序窗口之外的用于调谐的数据信号。同样，使用时序窗口实行调谐的一个缺点是提供出现太大回路延迟的第二设备的调谐误差。当前非源同步系统诸如主机设备与SD设备通信的SD系统可以根据单数据速率(SDR)数据传送模式通信，其中仅在一个时钟转变-或上升沿或下降沿上传送数据。随着媒体分辨率增加，可能期望的是非源同步系统切换到双数据速率(DDR)数据传送模式-其中在时钟信号的上升沿和下降沿两者上传送数据-以便增加在通信总线上传递数据的数据速率。不同于使用DDR通信的非源同步系统的系统可以利用同步线(例如，选通线)将同步信号连同数据线上的数据信号从第二设备传递到第一设备。同步信号的常用命名可以包括数据选通(DataStrobe)、增强选通和返回时钟(RCLK)。第一设备可以使用同步信号确定何时对传入数据信号进行采样。然而，非源同步系统诸如SD系统不使用同步信号，连接第一设备和第二设备的通信总线不包括同步线，并且添加这样的同步线可能不期望地增加此类系统的成本。同样地，可能期望的是用于非源同步系统的新的调谐方案，该新的调谐方案可以被用于DDR数据传送，并且依赖于时序窗口和/或在同步线上传递的同步信号。附图说明并入本说明书中并且构成本说明书的一部分的附图说明本专利技术的各个方面，并且与描述一起用于解释本专利技术的原理。在任何方便的地方，贯穿附图将使用相同的附图标记指代相同的或相似的元件。图1是示例非源同步系统的框图。图2是另一示例非源同步系统的框图。图3是第三示例非源同步系统的框图。图4是第四示例非源同步系统的框图。图5A是用图1或图3的非源同步系统的设备生成的时钟和数据信号的时序图。图5B是用图2或图4的非源同步系统的设备生成的时钟和数据信号的时序图。图6是可以用于图1-图4的非源同步系统的时钟延迟电路系统的时钟延迟电路的框图。图7是第五示例非源同步系统的框图。图8是第六示例非源同步系统的框图。图9是用图7和图8的非源同步系统的设备生成的时钟和数据信号的时序图。图10是可以用于图7和图8的非源同步系统的时钟延迟电路系统的时钟延迟电路系统的框图。图11是用与非源同步系统中的时钟接收设备通信的时钟发送设备实行调谐操作的示例方法的流程图。图12是用与非源同步系统中的时钟接收设备通信的时钟发送设备实行的示例采样方法的流程图。图13是用与非源同步系统中的时钟发送设备通信的时钟接收设备实行调谐操作的示例方法的流程图。具体实施方式综述以下实施例描述了非源同步系统和相关的方法，其中时钟发送设备和时钟接收设备通信以实行调谐操作，该调谐操作可以被用于单数据速率(SDR)或双数据速率(DDR)通信，并且该调谐操作不依赖于调谐窗口。在一个实施例中，时钟发送设备包括：时钟发生器、输入/输出电路系统、时钟延迟电路系统和采样电路系统。时钟发生器经配置用于生成内部时钟信号。输入/输出电路系统经配置用于基于内部时钟信号生成主机时钟信号、将主机时钟信号发送到时钟接收设备，并且从时钟接收设备接收第一数据信号，其中第一数据信号基于主机时钟信号生成。时钟延迟电路系统经配置用于将内部时钟信号与第一数据信号边沿对齐，以生成边沿对齐的时钟信号。采样电路系统经配置用于基于边沿对齐的时钟信号，对从时钟接收设备接收的第二数据信号进行采样。在一些实施例中，时钟延迟电路系统经配置用于将边沿对齐的时钟信号延迟预定相位量，以生成延迟的时钟信号，并且采样电路系统经配置用于根据延迟的时钟信号的转变，对第二数据信号进行采样。在一些实施例中，时钟延迟电路系统经配置用于将内部时钟信号与第一数据信号的上升沿边沿对齐，以生成第一边沿对齐的时钟信号，并且进一步经配置用于将内部时钟信号与第一数据信号的下降沿边沿对齐，以生成第二边沿对齐的时钟信号。采样电路系统经配置用于基于第一边沿对齐的时钟信号且基于第二边沿对齐的时钟信号，对第二数据信号进行采样。在一些实施例中，边沿对齐的时钟信号被延迟的预定相位量为90度，在该情况下，时钟发送设备和时钟接收设备经配置用于根据双数据速率(DDR)通信，并且其中预定相位量为180度，在该情况下，时钟发送设备和时钟接收设备经配置用于根据单数据速率(SDR)通信。在一些实施例中，时钟延迟电路系统经配置用于将边沿对齐的时钟信号延迟第二相位量，以生成第二延迟的时钟信号，并且采样电路系统经配置用于基于第一延迟的时钟信号且基于第二延迟的时钟信号，对第二数据信号进行采样。在一些实施例中，第一相位量是90度，并且第二相位量是270度。在一些实施例中，输入/输出电路系统经配置用于从连接时钟发送设备和时钟接收设备的通信总线的第一数据线接收第二数据信号，并且从通信总线的第二数据线接收第三数据信号。此外，采样电路系统经配置用于基于延迟的时钟信号，对第三数据信号进行采样。在一些实施例中，输入/输出电路系本文档来自技高网...

【技术保护点】
一种时钟发送设备，包括：时钟发生器，所述时钟发生器经配置用于生成内部时钟信号；输入/输出电路系统，所述输入/输出电路系统经配置用于：基于所述内部时钟信号生成主机时钟信号，并且将所述主机时钟信号发送到时钟接收设备；从所述时钟接收设备接收第一数据信号，所述第一数据信号基于所述主机时钟信号生成；时钟延迟电路系统，所述时钟延迟电路系统经配置用于将所述内部时钟信号与所述第一数据信号边沿对齐，以生成边沿对齐的时钟信号；以及采样电路系统，所述采样电路系统经配置用于基于所述边沿对齐的时钟信号，对从所述时钟接收设备接收的第二数据信号进行采样。

【技术特征摘要】
2016.09.19 IN 201641031808;2017.03.29 US 15/473,061.一种时钟发送设备，包括：时钟发生器，所述时钟发生器经配置用于生成内部时钟信号；输入/输出电路系统，所述输入/输出电路系统经配置用于：基于所述内部时钟信号生成主机时钟信号，并且将所述主机时钟信号发送到时钟接收设备；从所述时钟接收设备接收第一数据信号，所述第一数据信号基于所述主机时钟信号生成；时钟延迟电路系统，所述时钟延迟电路系统经配置用于将所述内部时钟信号与所述第一数据信号边沿对齐，以生成边沿对齐的时钟信号；以及采样电路系统，所述采样电路系统经配置用于基于所述边沿对齐的时钟信号，对从所述时钟接收设备接收的第二数据信号进行采样。2.根据权利要求1所述的时钟发送设备，其中所述时钟延迟电路系统经配置用于：将所述边沿对齐的时钟信号延迟预定相位量，以生成延迟的时钟信号，其中所述采样电路系统经配置用于根据所述延迟的时钟信号的转变，对所述第二数据信号进行采样。3.根据权利要求2所述的时钟发送设备，其中所述边沿对齐的时钟信号包括第一边沿对齐的时钟信号，并且其中所述时钟延迟电路系统经配置用于将所述内部时钟信号与所述第一数据信号的上升沿边沿对齐，以生成所述第一边沿对齐的时钟信号，并且其中所述时钟延迟电路系统进一步经配置用于将所述内部时钟信号与所述第一数据信号的下降沿边沿对齐，以生成第二边沿对齐的时钟信号，并且其中所述采样电路系统经配置用于基于所述第一边沿对齐的时钟信号并且基于所述第二边沿对齐的时钟信号，对所述第二数据信号进行采样。4.根据权利要求2所述的时钟发送设备，其中所述预定相位量包括90度，在该情况下所述时钟发送设备和所述时钟接收设备经配置用于根据双数据速率即DDR通信，并且其中所述预定相位量包括180度，在该情况下所述时钟发送设备和所述时钟接收设备经配置用于根据单数据速率即SDR通信。5.根据权利要求2所述的时钟发送设备，其中所述延迟的时钟信号包括第一延迟的时钟信号，并且所述预定相位量包括第一预定相位量，并且其中所述时钟延迟电路系统进一步经配置用于将所述边沿对齐的时钟信号延迟第二相位量，以生成第二延迟的时钟信号，其中所述采样电路系统经配置用于基于所述第一延迟的时钟信号并且基于所述第二延迟的时钟信号，对所述第二数据信号进行采样。6.根据权利要求5所述的时钟发送设备，其中所述第一相位量包括90度，并且所述第二相位量包括270度。7.根据权利要求1所述的时钟发送设备，进一步包括：其中所述输入/输出电路系统经配置用于从连接所述时钟发送设备和所述时钟接收设备的通信总线的第一数据线接收所述第二数据信号，其中所述输入/输出电路系统进一步经配置用于从所述通信总线的第二数据线接收第三数据信号，并且其中所述采样电路系统进一步经配置用于基于所述延迟的时钟信号对所述第三数据信号进行采样。8.根据权利要求1所述的时钟发送设备，其中所述边沿对齐的时钟信号包括第一边沿对齐的时钟信号，其中所述输入/输出电路系统进一步经配置用于从所述时钟接收设备接收第三数据信号，所述第三时钟信号基于所述主机时钟信号生成，其中所述时钟延迟电路系统进一步经配置用于基于所述第三数据信号延迟所述内部时钟信号，以生成第二延迟的时钟信号，并且其中所述采样电路系统进一步经配置用于基于所述第二延迟的时钟信号对第四数据信号进行采样。9.根据权利要求1所述的时钟发送设备，其中所述第一数据信号包括时钟模式。10.根据权利要求1所述的时钟发送设备，其中所述时钟延迟电路系统经配置用于基于与所述时钟发送设备和所述时钟接收设备相关联的回路延迟，将所述内部时钟信号延迟某一量。11.根据权利要求1所述的时钟发送设备，其中所述时钟延迟电路系统经配置用于在调谐操作期间设置用于延迟所述内部时钟信号的延迟量，并且其中所述采样电路系统经配置用于在完成所述调谐操作之后对所述第二数据信号进行采样。12.根据权利要求11所述的时钟发送设备，进一步包括：核心逻辑电路系统，所述核心逻辑电路系统经配置用于确定实行所述调谐操作，其中所述输入/输出电路系统进一步经配置用于：响应于所述确定，将调谐命令发送到所述时钟接收设备；以及响应于发送所述调谐命令，从所述时钟接收设备接收所述第一数据信号。13.根据权利要求12所述的时钟发送设备，其中所述核心逻辑电路系统经配置用于响应于触发事件，确定实行所述调谐操作，其中所述触发事件包括以下中的一个：完成数据线使用数量的改变、完成是根据单数据速率即SDR通信还是根据双数据速率即DDR通信的确立、确定改变所述内部时钟信号的频率、识别在所接收的数据集中的错误，或进入到空闲模式中。14.根据权利要求1所述的时钟发送设备，其中所述时钟接收设备包括安全数字设备即SD设备。15.根据权利要求1所述的时钟发送设备，其中所述输入...

【专利技术属性】
技术研发人员：K·达士那么西，S·M·斯拉加迪恩，J·纳拉达什，B·欧德达拉，Y·平托，R·索玛桑达拉姆，A·沙玛，
申请(专利权)人：闪迪技术有限公司，
类型：发明
国别省市：美国,US