半导体器件及其制造方法技术

半导体器件(PKG)具有：半导体芯片(CP)、引线(LD3)、将半导体芯片(CP)的焊盘电极(PD2)和引线(LD3)电连接的导线(BW5)、将半导体芯片(CP)的焊盘电极(PD3)和引线(LD3)电连接的导线(BW3)、以及将这些部分用树脂封固的封固体。半导体芯片(CP)包含内部电路(5b)、内部电路(5c)和开关电路部(SW)，能够在内部电路(5c)与焊盘电极(PD3)之间传递信号。开关电路部(SW)是能够设定第1状态和第2状态的电路，其中，在第1状态下，能够在内部电路(5b)与焊盘电极(PD2)之间传递信号，在第2状态下，不能在内部电路(5b)与焊盘电极(PD2)之间传递信号。在半导体器件(PKG)的工作过程中，开关电路部(SW)被固定于第2状态。

Semiconductor devices and their manufacturing methods

A semiconductor device has a semiconductor chip (PKG) (CP), lead (LD3), a semiconductor chip (CP) pad electrode (PD2) and lead (LD3) electrical connection wires (BW5), a semiconductor chip (CP) pad electrode (PD3) and lead (LD3) electrical connection the conductor (BW3), and these parts with resin sealing sealing solid. The semiconductor chip (CP) contains internal circuit (5b), internal circuit (5C) and switch circuit part (SW). It can transfer signals between internal circuit (5C) and pad electrode (PD3). The switch circuit part (SW) is a circuit that can set first state and second state. In first state, it can transmit signals between internal circuit (5b) and pad electrode (PD2). In second state, signal can not be transferred between internal circuit (5b) and pad electrode (PD2). In the working process of the semiconductor device (PKG), the switch circuit (SW) is fixed in the second state.

【技术实现步骤摘要】
【国外来华专利技术】半导体器件及其制造方法
本专利技术涉及半导体器件及其制造方法，例如，能够良好地利用于通过导线将半导体芯片的电极和外部端子连接的半导体器件及其制造方法。
技术介绍
在芯片焊盘上搭载半导体芯片，将半导体芯片的焊盘电极和作为外部端子的引线经由导线而电连接，并对这些部件进行树脂封固，由此能够制造半导体封装形式的半导体器件。在日本特开2007-324291号公报(专利文献1)中，公开了关于通过导线将引线框架和焊盘连接的半导体集成器件的技术。在日本特开2011-100828号公报(专利文献2)中，公开了关于将半导体芯片的电极焊盘和与其对应的内引线通过多条接合导线而电连接的半导体封装的技术。现有技术文献专利文献专利文献1：日本特开2007-324291号公报专利文献2：日本特开2011-100828号公报
技术实现思路
在将导线连接于半导体芯片且进行树脂封固而成的半导体器件中，也期望尽可能地提高制造成品率。或者，期望降低半导体器件的制造成本。或者，期望提高半导体器件的制造成品率且降低半导体器件的制造成本。其他课题和新的特征将从本说明书的记载及附图得以明确。根据一个实施方式，半导体器件具有：半导体芯片；第1外部端子，其配置在上述半导体芯片的周围；第1导线，其将上述半导体芯片的第1电极和上述第1外部端子电连接；第2导线，其将上述半导体芯片的第2电极和上述第1外部端子电连接；以及封固体，其用树脂将这些部件封固。上述半导体芯片包含第1内部电路、第2内部电路和开关电路部，上述第2电极与上述第2内部电路电连接，能够在上述第2内部电路与上述第2电极之间传递信号。上述开关电路部是能够设定第1状态和第2状态的电路，其中，在上述第1状态下，能够在上述第1内部电路与上述第1电极之间传递信号，在上述第2状态下，不能在上述第1内部电路与上述第1电极之间传递信号，在上述半导体器件的工作过程中，上述开关电路部被固定于上述第2状态。另外，根据一个实施方式，半导体器件的制造方法具有：(a)工序，准备半导体芯片，所述半导体芯片包含第1内部电路、第2内部电路、存储电路部和开关电路部；和(b)工序，将上述半导体芯片搭载到芯片搭载部上。半导体器件的制造方法还具有：(c)工序，将上述半导体芯片的第1电极和配置于上述芯片搭载部的周围的第1外部端子经由第1导线电连接、且将上述半导体芯片的第2电极和上述第1外部端子经由第2导线电连接；和(d)工序，将上述半导体芯片、上述第1导线和上述第2导线用树脂封固来形成树脂封固部。半导体器件的制造方法还具有(e)工序，在上述半导体芯片的上述存储电路部中存储第1信息。上述第2电极与上述第2内部电路电连接，能够在上述第2内部电路与上述第2电极之间传递信号。上述开关电路部是能够设定第1状态和第2状态的电路，其中，在上述第1状态下，能够在上述第1内部电路与上述第1电极之间传递信号，在上述第2状态下，不能在上述第1内部电路与上述第1电极之间传递信号。而且在上述(e)工序之后，基于上述存储电路中存储的上述第1信息，在半导体器件的工作过程中，上述开关电路部被固定于上述第2状态。专利技术效果根据一个实施方式，能够提高半导体器件的制造成品率。或者，能够降低半导体器件的制造成本。或者，能够提高半导体器件的制造成品率且降低半导体器件的制造成本。附图说明图1是一个实施方式的半导体器件的俯视图。图2是一个实施方式的半导体器件的俯视透视图。图3是一个实施方式的半导体器件的俯视透视图。图4是一个实施方式的半导体器件的俯视透视图。图5是一个实施方式的半导体器件的剖视图。图6是表示一个实施方式的半导体器件的制造工序的处理流程图。图7是表示一个实施方式的半导体器件的组装工序的详情的处理流程图。图8是用于说明一个实施方式的半导体器件的制造工序的俯视图。图9是用于说明一个实施方式的半导体器件的制造工序的剖视图。图10是用于说明一个实施方式的半导体器件的制造工序的俯视图。图11是用于说明一个实施方式的半导体器件的制造工序的剖视图。图12是用于说明一个实施方式的半导体器件的制造工序的俯视图。图13是用于说明一个实施方式的半导体器件的制造工序的剖视图。图14是用于说明一个实施方式的半导体器件的制造工序的俯视图。图15是用于说明一个实施方式的半导体器件的制造工序的剖视图。图16是用于说明一个实施方式的半导体器件的制造工序的剖视图。图17是用于说明一个实施方式的半导体器件的制造工序的剖视图。图18是用于说明一个实施方式的半导体器件的制造工序的俯视图。图19是用于说明一个实施方式的半导体器件的制造工序的剖视图。图20是示意地表示使用共通芯片来制造半导体封装产品的情况下的进行了导线键合工序的阶段的主要部分俯视图。图21是示意地表示使用共通芯片来制造半导体封装产品的情况下的进行了导线键合工序的阶段的主要部分俯视图。图22是在图21的状态下进行了树脂封固工序的情况的说明图。图23是说明对图21的结构适用第1手法来作为导线窜动对策的情况的说明图。图24是说明对图21的结构适用第2手法来作为导线窜动对策的情况的说明图。图25是表示在一个实施方式的半导体器件中使用的半导体芯片的电路结构的电路框图。图26是表示使用图25的半导体芯片而制造出半导体封装的情况下的电路结构的电路框图。图27是表示使用图25的半导体芯片而制造出半导体封装的情况下的电路结构的电路框图。图28是表示使用图25的半导体芯片而制造出半导体封装的情况下的电路结构的电路框图。图29是用于说明对焊盘电极成为有效焊盘还是成为无效焊盘进行切换的具体手法的电路图。图30是表示在图29中由虚线包围的区域的结构例的说明图。图31是概念性地表示一个实施方式的半导体器件的说明图。图32是表示一个实施方式的半导体器件制造工序中的树脂封固工序的俯视图。图33是将图32的一部分放大的局部放大俯视图。图34是其他实施方式的半导体器件的俯视透视图。图35是其他实施方式的半导体器件的剖视图。具体实施方式在以下实施方式中，为了方便起见，在需要时分割为多个部分或实施方式而进行说明，但是除了特别明示的情况以外，它们之间并非是毫无关系的，而是一方是另一方的一部分或者全部的变形例、详细、补充说明等的关系。另外，在以下实施方式中，在提及要素的数等(包括个数、数值、量、范围等)的情况下，除了特别明示的情况及原理上明确限定为特定数的情况等以外，并不限定于该特定数，也可以是特定数以上或者特定数以下。而且，在以下实施方式中，除了特别明示的情况及认为原理上明确是必须的情况等以外，其构成要素(也包括要素步骤等)当然不一定是必须的。同样地，在以下实施方式中，在提及构成要素等的形状、位置关系等时，除了特别明示的情况及认为原理上明确不成立的情况等以外，实质上包括与其形状等近似或者类似的要素等。关于这一点，上述数值及范围也是同样的。以下，基于附图来详细地说明实施方式。此外，在用于说明实施方式的全部附图中，对具有相同功能的部件标注相同附图标记，并省略其重复说明。另外，在以下实施方式，除了特别需要时以外原则上不重复相同或同样部分的说明。另外，在实施方式所使用的附图中，也存在为了容易观看附图而在剖视图中也省略剖面线的情况。另外，也存在为了容易观看附图而在俯视图中也标注剖面线的情况。(实施方本文档来自技高网...

【技术保护点】
一种半导体器件，具有：半导体芯片，其包含第1内部电路、第2内部电路和开关电路部，具有形成有第1电极和第2电极的主面；第1外部端子，其配置在所述半导体芯片的周围；第1导线，其将所述第1电极和所述第1外部端子电连接；第2导线，其将所述第2电极和所述第1外部端子电连接；以及封固体，其用树脂将所述半导体芯片、所述第1导线、所述第2导线封固，所述半导体器件的特征在于，所述第2电极与所述第2内部电路电连接，能够在所述第2内部电路与所述第2电极之间传递信号，所述开关电路部是能够设定第1状态和第2状态的电路，其中，在所述第1状态下，能够在所述第1内部电路与所述第1电极之间传递信号，在所述第2状态下，不能在所述第1内部电路与所述第1电极之间传递信号，在所述半导体器件的工作过程中，所述开关电路部被固定于所述第2状态。

【技术特征摘要】
【国外来华专利技术】1.一种半导体器件，具有：半导体芯片，其包含第1内部电路、第2内部电路和开关电路部，具有形成有第1电极和第2电极的主面；第1外部端子，其配置在所述半导体芯片的周围；第1导线，其将所述第1电极和所述第1外部端子电连接；第2导线，其将所述第2电极和所述第1外部端子电连接；以及封固体，其用树脂将所述半导体芯片、所述第1导线、所述第2导线封固，所述半导体器件的特征在于，所述第2电极与所述第2内部电路电连接，能够在所述第2内部电路与所述第2电极之间传递信号，所述开关电路部是能够设定第1状态和第2状态的电路，其中，在所述第1状态下，能够在所述第1内部电路与所述第1电极之间传递信号，在所述第2状态下，不能在所述第1内部电路与所述第1电极之间传递信号，在所述半导体器件的工作过程中，所述开关电路部被固定于所述第2状态。2.根据权利要求1所述的半导体器件，其特征在于，在所述第1外部端子与所述半导体芯片之间，经由所述第2电极及所述第2导线传递信号，但不经由所述第1电极及所述第1导线传递信号。3.根据权利要求1所述的半导体器件，其特征在于，所述半导体芯片包含存储电路部，所述存储电路部与所述开关电路部电连接，基于所述存储电路部中存储的信息，所述开关电路部被固定于所述第2状态。4.根据权利要求3所述的半导体器件，其特征在于，所述开关电路部包含控制电路部、和与所述第1电极连接的第1输入输出电路部，基于所述存储电路部中存储的所述信息，通过所述控制电路部对所述第1输入输出电路部进行控制，由此，所述开关电路部被固定于所述第2状态。5.根据权利要求4所述的半导体器件，其特征在于，所述半导体芯片还包含译码电路部，通过所述译码电路部将所述存储电路部中存储的所述信息转换成信号，并将由所述译码电路部转换出的所述信号向所述控制电路部输入，基于输入到所述控制电路部的所述信号，所述控制电路对所述第1输入输出电路部进行控制，由此，所述开关电路部被固定于所述第2状态。6.根据权利要求1所述的半导体器件，其特征在于，还具有：形成在所述半导体芯片的所述主面上的第3电极；配置在所述半导体芯片的周围的第2外部端子；以及将所述第3电极和所述第2外部端子电连接的第3导线，所述第3电极与所述半导体芯片的第3内部电路电连接，能够在所述第3内部电路与所述第3电极之间传递信号，在俯视下，所述第1电极、所述第2电极和所述3电极沿着所述半导体芯片的所述主面的第1边配置，所述第1电极配置在所述第2电极与所述第3电极之间。7.根据权利要求6所述的半导体器件，其特征在于，还具有：形成在所述半导体芯片的所述主面上的第4电极；配置在所述半导体芯片的周围的第3外部端子；以及将所述第4电极和所述第3外部端子电连接的第4导线，所述第4电极与所述半导体芯片的第4内部电路电连接，能够在所述第4内部电路与所述第4电极之间传递信号，在俯视下...

【专利技术属性】
技术研发人员：池田侑一郎，小谷宪，
申请(专利权)人：瑞萨电子株式会社，
类型：发明
国别省市：日本,JP