可控硅调光器的检测电路、芯片及方法、LED驱动芯片及系统技术方案

本发明专利技术提供一种可控硅调光器的检测电路、芯片及方法、LED驱动芯片及系统，接收反映母线电压的信号，并根据所述反映母线电压的信号、第一参考电压和第二参考电压生成前缘切相可控硅调光器检测信号和/或后缘切相可控硅调光器检测信号。本发明专利技术的可控硅调光器的检测电路、芯片及方法、LED驱动芯片及系统能够检测LED照明系统中是否包含有可控硅调光器，以确定泄放电路的工作状态，进而降低整个LED照明系统的功耗，提升其效率。

Detection circuit, chip and method of SCR dimmer, LED drive chip and system

【技术实现步骤摘要】
可控硅调光器的检测电路、芯片及方法、LED驱动芯片及系统
本专利技术涉及电子电路的
，特别是涉及一种可控硅调光器的检测电路、芯片及方法、LED驱动芯片及系统。
技术介绍
LED(LightingEmittingDiode)照明，即发光二极管照明，是一种半导体固体发光器件。它是利用固体半导体芯片作为发光材料，在半导体中通过载流子发生复合放出过剩的能量而引起光子发射，直接发出红、黄、蓝、绿色的光，并在此基础上利用三基色原理，添加荧光粉，可以发出任意颜色的光。利用LED作为光源制造出来的照明器具就是LED灯具。调光器用于调整灯光不同的亮度，其通过减少或增加RMS电压促使平均功率的灯光产生的不同强度的光输出。通常，可控硅调光器由主回路、触发回路、控制回路和反馈系统等组成。由于拥有高效节能的特点，LED照明目前已被广泛用于替换传统白炽灯及荧光灯等。对于带有可控硅调光器(TRIACDimmer)的LED照明系统，由于可控硅调光器自身的特点，在可控硅导通时需要一定大小的保持电流，使其维持可靠的导通状态。因此，适用于可控硅调光器的LED驱动器通常都会带有相应的泄放电路(bleeder)。当主回路电流小于可控硅保持电流时，泄放电路可提供额外电流以维持可控硅的导通状态。然而，当带有泄放电路的LED驱动器应用于无可控硅调光器的LED照明系统时，其保持回路会带来额外的损耗，从而降低整个LED照明系统的效率。
技术实现思路
鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种可控硅调光器的检测电路、芯片及方法、LED驱动芯片及系统，能够检测LED照明系统中是否包含有可控硅调光器，以确定泄放电路的工作状态，进而降低整个LED照明系统的功耗，提升其效率。为实现上述目的及其他相关目的，本专利技术提供一种可控硅调光器的检测电路，接收反映母线电压的信号，并根据所述反映母线电压的信号、第一参考电压和第二参考电压生成前缘切相可控硅调光器检测信号和/或后缘切相可控硅调光器检测信号。于本专利技术一实施例中，所述反映母线电压的信号是经由一分压单元对检测的母线电压分压处理后获取。于本专利技术一实施例中，包括：比较电路，用于根据所述反映母线电压的信号、所述第一参考电压和所述第二参考电压生成第一处理信号和第二处理信号；控制单元，用于根据所述第一处理信号和所述第二处理信号生成前缘切相可控硅调光器检测信号和/或后缘切相可控硅调光器检测信号。于本专利技术一实施例中，所述比较电路包括第一比较器和第二比较器；所述第一比较器的正输入端与所述第一参考电压相连，负输入端连接所述反映母线电压的信号，输出所述第一处理信号；所述第二比较器的正输入端与所述第二参考电压相连，负输入端接收所述反映母线电压的信号，输出所述第二处理信号。于本专利技术一实施例中，所述控制单元包括第一控制单元；所述第一控制单元包括第一延时电路、第一逻辑模块、第一计数器和第二逻辑模块；所述第一延时电路对所述第一处理信号延时；所述第一逻辑模块接收经延时的第一处理信号和所述第二处理信号，逻辑处理后输出至所述第一计数器的低电平有效清零端；所述第一计数器的时钟输入端与所述第二逻辑模块的输出端相连，输出端与所述第二逻辑模块的输入端相连；所述第二逻辑模块根据所述第一处理信号生成前缘切相可控硅调光器检测信号。于本专利技术一实施例中，所述控制单元包括第二控制单元；所述第二控制单元包括第二延时电路、第三逻辑模块、第二计数器和第四逻辑模块；所述第二延时电路对所述第二处理信号进行延时；所述第三逻辑模块接收经延时的第二处理信号和所述第一处理信号，逻辑处理后输出至所述第二计数器的低电平有效清零端；所述第二计数器的时钟输入端与所述第四逻辑模块的输出端相连，输出端与所述第四逻辑模块的输入端相连；所述第四逻辑模块根据所述第一处理信号生成后缘切相可控硅调光器检测信号。于本专利技术一实施例中，所述第一逻辑模块包括第一D触发器，所述第二逻辑模块包括第一或门和非门；所述第一D触发器的触发端C与所述第一延时电路的输出端相连，输入端D与所述第二比较器的输出端相连，输出端Q与所述第一计数器的低电平有效清零端相连；所述第一计数器的输出端与所述第一或门的第一输入端相连；所述非门的输入端与所述第一比较器的输出端相连，输出端与所述第一或门的第二输入端相连；所述第一或门的输出端输出前缘切相可控硅调光器检测信号。于本专利技术一实施例中，所述第三逻辑模块包括第二D触发器，所述第四逻辑模块包括第二或门和非门；所述第二D触发器的触发端C与所述第二延时电路的输出端相连，输入端D与所述第一比较器的输出端相连，输出端Q与所述第二计数器的低电平有效清零端相连；所述非门的输入端与所述第一比较器的输出端相连；所述第二或门的第一输入端与所述第二计数器的输出端相连，第二输入端与所述非门的输出端相连，输出端输出后缘切相可控硅调光器检测信号。于本专利技术一实施例中，当所述第一计数器计数到第一预设数量时，所述前缘切相可控硅调光器检测信号为高电平，停止计数。于本专利技术一实施例中，当所述第二计数器计数到第二预设数量时，所述后缘切相可控硅调光器检测信号为高电平，停止计数。于本专利技术一实施例中，所述分压单元包括串联的第一电阻和第二电阻，串联的所述第一电阻和所述第二电阻一端连接在输入交流电经整流后获得的整流电压上，另一端接地；所述第一电阻和所述第二电阻的连接点输出所述反映母线电压的信号。于本专利技术一实施例中，所述第二参考电压小于R2/(R1+R2)*sqrt(2)*Vac*sin(θmax)，其中R1和R2分别为所述第一电阻的阻值和第二电阻阻值，Vac为输入交流电压，θmax为可控硅调光器的最大导通角度；所述R2靠近接地端。于本专利技术一实施例中，所述第一参考电压小于所述第二参考电压。于本专利技术一实施例中，所述第一延时电路和所述第二延时电路的延时时长相同，均为(arcsin(Vt2*(R1+R2)/R2/sqrt(2)/Vac)-arcsin(Vt1*(R1+R2)/R2/sqrt(2)/Vac))/2，其中R1和R2分别为第一电阻阻值和第二电阻阻值，Vac为输入交流电压，Vt1和Vt2分别为第一参考电压和第二参考电压，所述R2靠近接地端。于本专利技术一实施例中，所述第一延时电路和所述第二延时电路的延时时长小于无可控硅调光器时所述反映母线电压的信号从所述第一参考电压上升至所述第二参考电压的时长；且小于无可控硅调光器时所述反映母线电压的信号从所述第二参考电压下降到所述第一参考电压的时长。于本专利技术一实施例中，所述第一延时电路为上升沿延时单元，其对所述反映母线电压的信号的上升沿产生一定延时；所述第二延时电路为下降沿延时单元，其对所述反映母线电压的信号的下降沿产生一定延时。同时，本专利技术提供一种可控硅调光器检测芯片，包括上述的可控硅调光器的检测电路。本专利技术提供一种LED驱动芯片，包括上述的可控硅调光器的检测电路。另外，本专利技术提供一种LED驱动系统，包括：整流单元，用于将输入交流电进行整流后输出给LED负载；储能单元，连接于所述LED负载的输入端及输出端；LED驱动电路，用于向LED负载提供电流；上述的可控硅调光器的检测电路，用于根据所述反映母线电压的信号生成前缘切相可控硅调光器检测信号和/或后缘切相可控硅调光器检测信号；泄放电路，用于根据所述前缘切本文档来自技高网...

【技术保护点】
一种可控硅调光器的检测电路，其特征在于：接收反映母线电压的信号，并根据所述反映母线电压的信号、第一参考电压和第二参考电压生成前缘切相可控硅调光器检测信号和/或后缘切相可控硅调光器检测信号。

【技术特征摘要】
1.一种可控硅调光器的检测电路，其特征在于：接收反映母线电压的信号，并根据所述反映母线电压的信号、第一参考电压和第二参考电压生成前缘切相可控硅调光器检测信号和/或后缘切相可控硅调光器检测信号。2.根据权利要求1所述的可控硅调光器的检测电路，其特征在于：所述反映母线电压的信号是经由一分压单元对检测的母线电压分压处理后获取。3.根据权利要求1所述的可控硅调光器的检测电路，其特征在于：包括：比较电路，用于根据所述反映母线电压的信号、所述第一参考电压和所述第二参考电压生成第一处理信号和第二处理信号；控制单元，用于根据所述第一处理信号和所述第二处理信号生成前缘切相可控硅调光器检测信号和/或后缘切相可控硅调光器检测信号。4.根据权利要求3所述的可控硅调光器的检测电路，其特征在于：所述比较电路包括第一比较器和第二比较器；所述第一比较器的正输入端与所述第一参考电压相连，负输入端连接所述反映母线电压的信号，输出所述第一处理信号；所述第二比较器的正输入端与所述第二参考电压相连，负输入端接收所述反映母线电压的信号，输出所述第二处理信号。5.根据权利要求4所述的可控硅调光器的检测电路，其特征在于：所述控制单元包括第一控制单元；所述第一控制单元包括第一延时电路、第一逻辑模块、第一计数器和第二逻辑模块；所述第一延时电路对所述第一处理信号延时；所述第一逻辑模块接收经延时的第一处理信号和所述第二处理信号，逻辑处理后输出至所述第一计数器的低电平有效清零端；所述第一计数器的时钟输入端与所述第二逻辑模块的输出端相连，输出端与所述第二逻辑模块的输入端相连；所述第二逻辑模块根据所述第一处理信号生成前缘切相可控硅调光器检测信号。6.根据权利要求4或5所述的可控硅调光器的检测电路，其特征在于：所述控制单元包括第二控制单元；所述第二控制单元包括第二延时电路、第三逻辑模块、第二计数器和第四逻辑模块；所述第二延时电路对所述第二处理信号进行延时；所述第三逻辑模块接收经延时的第二处理信号和所述第一处理信号，逻辑处理后输出至所述第二计数器的低电平有效清零端；所述第二计数器的时钟输入端与所述第四逻辑模块的输出端相连，输出端与所述第四逻辑模块的输入端相连；所述第四逻辑模块根据所述第一处理信号生成后缘切相可控硅调光器检测信号。7.根据权利要求5所述的可控硅调光器的检测电路，其特征在于：所述第一逻辑模块包括第一D触发器，所述第二逻辑模块包括第一或门和非门；所述第一D触发器的触发端C与所述第一延时电路的输出端相连，输入端D与所述第二比较器的输出端相连，输出端Q与所述第一计数器的低电平有效清零端相连；所述第一计数器的输出端与所述第一或门的第一输入端相连；所述非门的输入端与所述第一比较器的输出端相连，输出端与所述第一或门的第二输入端相连；所述第一或门的输出端输出前缘切相可控硅调光器检测信号。8.根据权利要求6所述的可控硅调光器的检测电路，其特征在于：所述第三逻辑模块包括第二D触发器，所述第四逻辑模块包括第二或门和非门；所述第二D触发器的触发端C与所述第二延时电路的输出端相连，输入端D与所述第一比较器的输出端相连，输出端Q与所述第二计数器的低电平有效清零端相连；所述非门的输入端与所述第一比较器的输出端相连；所述第二或门的第一输入端与所述第二计数器的输出端相连，第二输入端与所述非门的输出端相连，输出端输出后缘切相可控硅调光器检测信号。9.根据权利要求5所述的可控硅调光器的检测电路，其特征在于：当所述第一计数器计数到第一预设数量时，所述前缘切相可控硅调光器检测信号为高电平，停止计数。10.根据权利要求6所述的可控硅调光器的检测电路，其特征在于：当所述第二计数器计数到第二预设数量时，所述后缘切相可控硅调光器检测信号为高电平，停止计数。11.根据权利要求6所述的可控硅调光器的检测电路，其特征在于：所述分压单元包括串联的第一电阻和第二电阻，串联的所述第一电阻和所述第二电阻一端连接在输入交流电经整流后获得的整流电压上，另一端接地；所述第一电阻和所述第二电阻的连接点输出所述反映母线电压的信号。12.根据权利要求11所述的可控硅调光器的检测电路，其特征在于：所述第二参考电压小于R2/(R1+R2)*sqrt(2)*Vac*sin(θmax)，其中R1和R2分别为所述第一电阻的阻值和第二电阻阻值，Vac为输入交流电压，θmax为可控硅调光器的最大导通角度；所述R2靠近接地端。13.根据权利要求12所述的可控硅调光器的检测电路，其特征在于：所述第一参考电压小于所述第二参考电压。14.根据权利要求11所述的可控硅调光器的检测电路，其特征在于：所述第一延时电路和所述第二延时电路的延时时长相同，均为(arcsin(Vt2*(R1+R2)/R2/sqrt(2)/Vac)-arcsin(Vt1*(R1+R2)/R2/sqrt(2)/Vac))/2，其中R1和R2分别为第一电阻阻值和第二电阻阻值，Vac为输入交流电压，Vt1和Vt2分别为第一参考电压和第二参考电压，所述R2靠近接地端。15.根据权利要求11所述的可控硅调光器的检测电路，其特征在于：所述第一延时电路和所述第二延时电路的延时时长小于无可控硅调光器时所述反映母线电压的信号从所述第一参考电压上升至所述第二参考电压的时长；且小于无可控硅调光...

【专利技术属性】
技术研发人员：郁炜嘉，范敏敏，
申请(专利权)人：上海晶丰明源半导体股份有限公司，
类型：发明
国别省市：上海,31