一种实现时间触发以太网端系统的装置及方法制造方法及图纸

本发明专利技术公开了一种实现时间触发以太网端系统的装置及方法，本发明专利技术基于以太网技术，通过增加时间同步和时间触发的功能，实现了能够传输时间触发数据和事件触发数据的时间触发以太网端系统。本发明专利技术装置的专用协议处理模块，能够更方便的处理管理数据。本发明专利技术装置的发送处理模块，能够保证数据传输过程中的可靠性和网络的稳健性。本发明专利技术的方法通过采用精确时钟同步协议IEEE 1588，降低了在硬件上实现时间同步的难度，具有更高的时间同步稳定度和同步精度。

A device and method to realize time triggered Ethernet end system

The invention discloses a trigger device and method of Ethernet terminal system implementation time, the invention is based on Ethernet technology, triggered by increasing the time synchronization and time function, realizes data transmission time triggered and event triggered data the time triggered Ethernet terminal system. The special protocol processing module of the invention can handle the management data more conveniently. The transmission processing module of the invention can guarantee the reliability and the robustness of the network in the process of data transmission. The method of the invention through the use of IEEE 1588 precision clock synchronization protocol, reduces the difficulty of realizing time synchronization in hardware, has higher stability and precision time synchronization.

【技术实现步骤摘要】
一种实现时间触发以太网端系统的装置及方法
本专利技术属于通信
，更进一步涉及以太网
中的一种实现时间触发以太网端系统的装置及方法。本专利技术以以太网技术为基础，通过引入时间同步技术和时间触发技术，从而实现一种能够处理时间触发数据和事件触发数据的具有时间同步功能的端系统的装置及方法。
技术介绍
时间触发以太网端系统以时间触发以太网为基础，它建立在以太网通信网络基础上，理念是在标准以太网中增加时钟同步技术、时间触发技术等，使以太网成为时间确定性网络，使端系统同时满足实时与非实时应用的需求。同时精确时钟同步IEEE1588协议的高精度特性和以太网兼容的特性，使之能够无障碍的应用到基于以太网的通信网络中。目前基于精确时钟同步IEEE1588协议的时间触发以太网端系统的研究还处于起步阶段，整体方案和硬件支持都比较欠缺。刘强在其发表的论文“时间触发以太网网络控制机制和关键构件研究”(电子科技大学，2013.06.26)中公开了一种时间触发以太网终端系统，该系统的基于时间触发以太网，主要功能是协同网络所有节点进行时钟同步和数据通信，能够处理时间触发数据和事件触发数据。该系统存在的不足之处在于，仅考虑了用户数据的传输，没有考虑管理数据的传输，不能用于时间触发以太网的网络场景；没有考虑数据的冗余传输，无法保证网络数据传输的可靠性。天津大学在其申请的专利文献“兼容时间触发以太网和1553B的航天以太网通信方法”(申请号：201610487926.7，公开号：CN105991384A)中公开了一种实现时间触发以太网设备的方法。该方法兼容时间触发以太网和1553B的航天以太网通信方法，基于ASSAE6802协议实现网络同步，采用时间触发兼容协议架构传输三种不同优先级的数据:管理数据、IT应用数据和时间触发数据，这三种数据都采用标准的以太网帧格式，只不过经过不同协议的封装导致类型域的值不同。该方法存在的不足之处是，采用的ASSAE6802协议实现时间同步，在硬件上实现复杂且可靠性较低，时间同步稳定度和精度也较低。
技术实现思路
本专利技术针对上述现有技术存在的不足，提出一种实现时间触发以太网端系统的装置及方法，通过专用控制协议，实现管理数据的传输，降低了在硬件设备上的实现难度；通过发送处理模块，保证数据传输过程中的可靠性，提高网络的稳健性；采用精确时间同步协议IEEE1588实现网络的时钟同步，降低了硬件实现网络同步方案的难度，增加了网络时间同步的可靠性，提高了时间同步的稳定度和同步精度。为了实现上述目的，本专利技术的思路是：可编程逻辑芯片FPGA以及一些外围电路实现一个具有时间触发功能的板卡，通过总线接口与主机通信，构成时间触发以太网端系统。主机上开发相应的总线驱动程序以及生成应用数据和管理数据的应用程序。板卡负责将主机上生成的数据发送到网络其他节点。时间触发以太网端系统作为时间触发以太网网络中的端节点，与交换机连接起来，构成时间触发以太网网络，完成数据传输。为了实现上述目的，本专利技术的装置包括一个主节点时间触发以太网端系统和一个从节点时间触发以太网端系统，主节点时间触发以太网端系统和从节点时间触发以太网端系统可互为发送端和接收端；主节点时间触发以太网端系统包括主机模块、总线接口模块、专用控制协议模块、配置模块、发送处理模块、接收处理模块、第一链路层MAC_IP核模块、第二链路层MAC_IP核模块、时间同步模块九大模块；从节点时间触发以太网端系统包括主机模块、总线接口模块、专用控制协议模块、配置模块、发送处理模块、接收处理模块、第一链路层MAC_IP核模块、第二链路层MAC_IP核模块、时间同步模块九大模块；其中，以主节点时间触发以太网端系统作为发送端，从节点时间触发以太网端系统作为接收端，描述各模块的功能：所述主节点时间触发以太网端系统的主机模块的应用程序生成拟发送的数据，应用程序通过调用总线接口驱动程序，将拟发送的数据发送到主节点时间触发以太网端系统的总线接口模块；所述从节点时间触发以太网端系统的主机模块的应用程序，接收来自板卡的数据并进行应用；所述主节点时间触发以太网端系统的第一链路层MAC_IP核模块和第二链路层MAC_IP核模块，依据精确时钟同步IEEE1588协议，发送时间同步sync帧给从节点时间触发以太网端系统，将时刻t1存储到主节点时间触发以太网端的时间戳缓存区中；发送携带时刻t1的时间同步跟随帧给从节点时间触发以太网端系统；接收链路延迟请求帧，将时刻t4存储到主节点时间触发以太网端系统的时间戳缓存区中；发送携带时刻t4的链路延迟应答帧给从节点时间触发以太网端系统；为拟发送的数据添加以太网帧头，检测拟发送数据长度，对长度小于46个字节的数据进行填充操作；将数据交给网口发送出去；所述从节点时间触发以太网端系统的第一链路层MAC_IP核模块和第二链路层MAC_IP核模块，依据精确时钟同步IEEE1588协议，接收时间同步sync帧，将时刻t2存储到从节点时间触发以太网端系统时间戳缓存区中；接收时间同步跟随帧，从该帧中解析出时刻t1，并将时刻t1存储到从节点时间触发以太网端系统时间戳缓存区中；发送时间同步链路延迟请求帧给主节点时间触发以太网端系统，将时刻t3存储到从节点时间触发以太网端系统的时间戳缓存区中；接收链路延迟应答帧，从该帧中解析出时刻t4，并将时刻t4存储到从节点时间触发以太网端系统的时间戳缓存区中；移除接收的数据的以太网帧头，对接收的数据长度进行检查，丢弃掉长度小于46个字节或者大于1500个字节的数据；所述主节点时间触发以太网端系统的时间同步模块，记录时间同步sync帧发送的时刻t1；记录链路延迟请求帧的到达时刻t4；所述从节点时间触发以太网端系统的时间同步模块，记录时间同步sync帧到达的时刻t2；记录时间同步链路延迟请求帧的发送时刻t3；从时间戳缓存区中依次取出t1、t2、t3、t4四个时刻值，并计算从节点时间触发以太网节点端系统与主节点时间触发以太网端系统的时间偏差，将时间偏差累加到本地时钟上，完成时间校正；所述主节点时间触发以太网端系统的配置模块，将存储芯片中的时间调度表加载到可编程逻辑芯片FPGA中；判断收到的时间调度表版本号是否与自身加载的时间调度表版本号相等；所述从节点时间触发以太网端系统的配置模块，将存储芯片中的时间调度表加载到可编程逻辑芯片FPGA中；所述主节点时间触发以太网端系统的发送处理模块，将数据域携带的内容为1的帧，发送给从节点时间触发以太网端系统；将数据域携带的内容为0以及正确的时间调度表的帧，发送给从节点时间触发以太网端系统；对拟发送的数据进行分组处理，将数据帧的业务类型、业务号、帧长等信息提取出来，生成入队信息；根据入队信息，将拟发送的数据缓存到不同的队列；根据业务调度模块的信息进行出队管理；根据时间调度表的内容，生成出队信息；根据出队信息，将拟发送的数据从队列中取出；数据从队列中取出之后，为其添加SN序列号，并将其同时交给两个链路层MAC_IP核模块；所述从节点时间触发以太网端系统的发送处理模块，将时间调度表的版本号发送给主节点时间触发以太网端系统；所述主节点时间触发以太网端系统的总线接口模块，对拟发送的用户数据和管理数据分流，将拟发送的用户数据存储到用户数据存本文档来自技高网...

【技术保护点】
一种实现时间触发以太网端系统的装置，包括一个主节点时间触发以太网端系统和一个从节点时间触发以太网端系统，主节点时间触发以太网端系统和从节点时间触发以太网端系统可互为发送端和接收端；主节点时间触发以太网端系统包括主机模块、总线接口模块、专用控制协议模块、配置模块、发送处理模块、接收处理模块、第一链路层MAC_IP核模块、第二链路层MAC_IP核模块、时间同步模块九大模块；从节点时间触发以太网端系统包括主机模块、总线接口模块、专用控制协议模块、配置模块、发送处理模块、接收处理模块、第一链路层MAC_IP核模块、第二链路层MAC_IP核模块、时间同步模块九大模块；其中，以主节点时间触发以太网端系统作为发送端，从节点时间触发以太网端系统作为接收端，描述各模块的功能：所述主节点时间触发以太网端系统的主机模块的应用程序生成拟发送的数据，应用程序通过调用总线接口驱动程序，将拟发送的数据发送到主节点时间触发以太网端系统的总线接口模块；所述从节点时间触发以太网端系统的主机模块的应用程序，接收来自板卡的数据并进行应用；所述主节点时间触发以太网端系统的第一链路层MAC_IP核模块和第二链路层MAC_IP核模块，依据精确时钟同步IEEE 1588协议，发送时间同步sync帧给从节点时间触发以太网端系统，将时刻t1存储到主节点时间触发以太网端的时间戳缓存区中；发送携带时刻t1的时间同步跟随帧给从节点时间触发以太网端系统；接收链路延迟请求帧，将时刻t4存储到主节点时间触发以太网端系统的时间戳缓存区中；发送携带时刻t4的链路延迟应答帧给从节点时间触发以太网端系统；为拟发送的数据添加以太网帧头，检测拟发送数据长度，对长度小于46个字节的数据进行填充操作；将数据交给网口发送出去；所述从节点时间触发以太网端系统的第一链路层MAC_IP核模块和第二链路层MAC_IP核模块，依据精确时钟同步IEEE 1588协议，接收时间同步sync帧，将时刻t2存储到从节点时间触发以太网端系统时间戳缓存区中；接收时间同步跟随帧，从该帧中解析出时刻t1，并将时刻t1存储到从节点时间触发以太网端系统时间戳缓存区中；发送时间同步链路延迟请求帧给主节点时间触发以太网端系统，将时刻t3存储到从节点时间触发以太网端系统的时间戳缓存区中；接收链路延迟应答帧，从该帧中解析出时刻t4，并将时刻t4存储到从节点时间触发以太网端系统的时间戳缓存区中；移除接收的数据的以太网帧头，对接收的数据长度进行检查，丢弃掉长度小于46个字节或者大于1500个字节的数据；所述主节点时间触发以太网端系统的时间同步模块，记录时间同步sync帧发送的时刻t1；记录链路延迟请求帧的到达时刻t4；所述从节点时间触发以太网端系统的时间同步模块，记录时间同步sync帧到达的时刻t2；记录时间同步链路延迟请求帧的发送时刻t3；从时间戳缓存区中依次取出t1、t2、t3、t4四个时刻值，并计算从节点时间触发以太网节点端系统与主节点时间触发以太网端系统的时间偏差，将时间偏差累加到本地时钟上，完成时间校正；所述主节点时间触发以太网端系统的配置模块，将存储芯片中的时间调度表加载到可编程逻辑芯片FPGA中；判断收到的时间调度表版本号是否与自身加载的时间调度表版本号相等；所述从节点时间触发以太网端系统的配置模块，将存储芯片中的时间调度表加载到可编程逻辑芯片FPGA中；所述主节点时间触发以太网端系统的发送处理模块，将数据域携带的内容为1的帧，发送给从节点时间触发以太网端系统；将数据域携带的内容为0以及正确的时间调度表的帧，发送给从节点时间触发以太网端系统；对拟发送的数据进行分组处理，将数据帧的业务类型、业务号、帧长等信息提取出来，生成入队信息；根据入队信息，将拟发送的数据缓存到不同的队列；根据业务调度模块的信息进行出队管理；根据时间调度表的内容，生成出队信息；根据出队信息，将拟发送的数据从队列中取出；数据从队列中取出之后，为其添加SN序列号，并将其同时交给第一链路层MAC_IP核模块和第二链路层MAC_IP核模块；所述从节点时间触发以太网端系统的发送处理模块，将时间调度表的版本号发送给主节点时间触发以太网端系统；所述主节点时间触发以太网端系统的总线接口模块，对拟发送的用户数据和管理数据分流，将拟发送的用户数据存储到用户数据存储区，将拟发送的管理数据存储到管理数据存储区；所述从节点时间触发以太网端系统的总线接口模块，将板卡接收到的数据发送给主机模块；所述主节点时间触发以太网端系统的专用控制协议模块，解析管理数据存储区的管理数据；所述从节点时间触发以太网端系统的专用控制协议模块解析数据，如果解析出的数据是对板卡的配置信息则将其传递给配置管理模块，否则通过总线接口模块发送给主机；所述主节点时间触发以太网端系统的接收处理模块，接收从节点时间触发以太网端系统...

【技术特征摘要】
1.一种实现时间触发以太网端系统的装置，包括一个主节点时间触发以太网端系统和一个从节点时间触发以太网端系统，主节点时间触发以太网端系统和从节点时间触发以太网端系统可互为发送端和接收端；主节点时间触发以太网端系统包括主机模块、总线接口模块、专用控制协议模块、配置模块、发送处理模块、接收处理模块、第一链路层MAC_IP核模块、第二链路层MAC_IP核模块、时间同步模块九大模块；从节点时间触发以太网端系统包括主机模块、总线接口模块、专用控制协议模块、配置模块、发送处理模块、接收处理模块、第一链路层MAC_IP核模块、第二链路层MAC_IP核模块、时间同步模块九大模块；其中，以主节点时间触发以太网端系统作为发送端，从节点时间触发以太网端系统作为接收端，描述各模块的功能：所述主节点时间触发以太网端系统的主机模块的应用程序生成拟发送的数据，应用程序通过调用总线接口驱动程序，将拟发送的数据发送到主节点时间触发以太网端系统的总线接口模块；所述从节点时间触发以太网端系统的主机模块的应用程序，接收来自板卡的数据并进行应用；所述主节点时间触发以太网端系统的第一链路层MAC_IP核模块和第二链路层MAC_IP核模块，依据精确时钟同步IEEE1588协议，发送时间同步sync帧给从节点时间触发以太网端系统，将时刻t1存储到主节点时间触发以太网端的时间戳缓存区中；发送携带时刻t1的时间同步跟随帧给从节点时间触发以太网端系统；接收链路延迟请求帧，将时刻t4存储到主节点时间触发以太网端系统的时间戳缓存区中；发送携带时刻t4的链路延迟应答帧给从节点时间触发以太网端系统；为拟发送的数据添加以太网帧头，检测拟发送数据长度，对长度小于46个字节的数据进行填充操作；将数据交给网口发送出去；所述从节点时间触发以太网端系统的第一链路层MAC_IP核模块和第二链路层MAC_IP核模块，依据精确时钟同步IEEE1588协议，接收时间同步sync帧，将时刻t2存储到从节点时间触发以太网端系统时间戳缓存区中；接收时间同步跟随帧，从该帧中解析出时刻t1，并将时刻t1存储到从节点时间触发以太网端系统时间戳缓存区中；发送时间同步链路延迟请求帧给主节点时间触发以太网端系统，将时刻t3存储到从节点时间触发以太网端系统的时间戳缓存区中；接收链路延迟应答帧，从该帧中解析出时刻t4，并将时刻t4存储到从节点时间触发以太网端系统的时间戳缓存区中；移除接收的数据的以太网帧头，对接收的数据长度进行检查，丢弃掉长度小于46个字节或者大于1500个字节的数据；所述主节点时间触发以太网端系统的时间同步模块，记录时间同步sync帧发送的时刻t1；记录链路延迟请求帧的到达时刻t4；所述从节点时间触发以太网端系统的时间同步模块，记录时间同步sync帧到达的时刻t2；记录时间同步链路延迟请求帧的发送时刻t3；从时间戳缓存区中依次取出t1、t2、t3、t4四个时刻值，并计算从节点时间触发以太网节点端系统与主节点时间触发以太网端系统的时间偏差，将时间偏差累加到本地时钟上，完成时间校正；所述主节点时间触发以太网端系统的配置模块，将存储芯片中的时间调度表加载到可编程逻辑芯片FPGA中；判断收到的时间调度表版本号是否与自身加载的时间调度表版本号相等；所述从节点时间触发以太网端系统的配置模块，将存储芯片中的时间调度表加载到可编程逻辑芯片FPGA中；所述主节点时间触发以太网端系统的发送处理模块，将数据域携带的内容为1的帧，发送给从节点时间触发以太网端系统；将数据域携带的内容为0以及正确的时间调度表的帧，发送给从节点时间触发以太网端系统；对拟发送的数据进行分组处理，将数据帧的业务类型、业务号、帧长等信息提取出来，生成入队信息；根据入队信息，将拟发送的数据缓存到不同的队列；根据业务调度模块的信息进行出队管理；根据时间调度表的内容，生成出队信息；根据出队信息，将拟发送的数据从队列中取出；数据从队列中取出之后，为其添加SN序列号，并将其同时交给第一链路层MAC_IP核模块和第二链路层MAC_IP核模块；所述从节点时间触发以太网端系统的发送处理模块，将时间调度表的版本号发送给主节点时间触发以太网端系统；所述主节点时间触发以太网端系统的总线接口模块，对拟发送的用户数据和管理数据分流，将拟发送的用户数据存储到用户数据存储区，将拟发送的管理数据存储到管理数据存储区；所述从节点时间触发以太网端系统的总线接口模块，将板卡接收到的数据发送给主机模块；所述主节点时间触发以太网端系统的专用控制协议模块，解析管理数据存储区的管理数据；所述从节点时间触发以太网端系统的专用控制协议模块解析数据，如果解析出的数据是对板卡的配置信息则将其传递给配置管理模块，否则通过总线接口模块发送给主机；所述主节点时间触发以太网端系统的接收处理模块，接收从节点时间触发以太网端系统发送过来的时间调度表的版本号；所述从节点时间触发以太网端系统的接收处理模块，分别提取来自两个链路层MAC_IP核数据的类型、业务号、帧长、SN序列号；比较每一个当前接收的数据SN序列号与接收的上一个数据的SN序列号的大小，，如果当前数据的SN序列号大于上一个数据的SN序列号，则表示当前数据通过序列号检查；否则，表示当前数据未通过序列号检查，丢弃该数据；比较接收的两个数据的SN序列号是否相同，如果相同，丢弃接收到的两个数据中到达时刻较晚的数据，只保留接收到的两个数据中到达时刻较早的数据；否则，保留两个接收到的数据；按照接收时间调度表对时间触发数据进行接收窗口检查，如果时间触发数据到来的时刻在接收窗口内，则表示该数据通过接收窗口检查；否则，表示该数据未通过接收窗口检查，丢弃该数据；按照配置模块内规定的带宽对事件触发数据进行限流操作，如果事件触发数据的带宽小于规定值，则该事件触发数据带宽满足要求；否则，表示该事件触发数据带宽过大，丢弃该数据；去除收到的两个数据的SN序列号。2.一种实现时间触发以太网端系统的方法，其特征在于，主节点时间触发以太网端系统与从节点时间触发以太网端系统可互为发送端和接收端，其中，以主节点时间触发以太网端系统作为发送端，从节点时间触发以太网端系统作为接收端的具体步骤如下：(1)同步主节点与从节点的时间：(1a)将主节点时间触发以太网端系统作为主时钟，其第一链路层MAC_IP核模块和第二链路层MAC_IP核模块依据精确时钟同步IEEE1588协议，发送时间同步sync帧给从节点时间触发以太网端系统，主节点时间触发以太网端系统的时间同步模块记录时间同步sync帧发送的时刻t1，主节点时间触发以太网端系统的第一链路层MAC_IP核模块和第二链路层MAC_IP核模块，将时刻t1存储到主节点时间触发以太网端的时间戳缓存区中；(1b)从节点时间触发以太网端系统的第一链路层MAC_IP核模块和第二链路层MAC_IP核模块，依据精确时钟同步IEEE1588协议，接收时间同步sync帧，从节点时间触发以太网端系统的时间同步模块记录时间同步sync帧到达的时刻t2，从节点时间触发以太网端系统的第一链路层MAC_IP核模块和第二链路层MAC_IP核模块，将时刻t2存储到从节点时间触发以太网端系统时间戳缓存区中；(1c)主节点时间触发以太网端系统的第一链路层MAC_IP核模块和第二链路层MAC_IP核模块，发送携带时刻t1的时间同步跟随帧给从节点时间触发以太网端系统；(1d)从节点时间触发以太网端系统的第一链路层MAC_IP核模块和第二链路层MAC_IP核模块，接收时间同步跟随帧，从该帧中解析出时刻t1，并将时刻t1存储到从节点时间触发以太网端系统时间戳缓存区中；(1e)从节点时间触发以太网端系统的第一链路层MAC_IP核模块和第二链路层MAC_IP核模块，...

【专利技术属性】
技术研发人员：邱智亮，陈灿，潘伟涛，陈郝明，张森，杨坤龙，陶凯，刘文峰，张兴豪，李林，
申请(专利权)人：西安电子科技大学，
类型：发明
国别省市：陕西,61