芯片上直通本体过孔电容器及其形成技术制造技术

公开了用于使用直通本体过孔（TBV）提供芯片上电容的技术。根据一些实施例，可以在半导体层内形成TBV，并且可以在TBV和周围半导体层之间形成电介质层。TBV可以用作TBV电容器的一个电极（例如阳极），并且电介质层可以用作该TBV电容器的电介质本体。在一些实施例中，半导体层用作TBV电容器的另一电极（例如，阴极）。为此，在一些实施例中，整个半导体层可以包括低电阻率材料，而在一些其他实施例中，可以仅沿着TBV局部的侧壁提供（一个或多个）低电阻率区，例如通过在那些（一个或多个）位置中进行的选择性掺杂。在其他实施例中，形成在电介质层和半导体层之间的传导层用作TBV电容器的另一电极（例如，阴极）。

Direct through hole capacitor on chip and its forming technology

A technology for using a direct through body (TBV) to provide capacitance on a chip is disclosed. According to some embodiments, TBV can be formed in the semiconductor layer, and the dielectric layer can be formed between the TBV and the surrounding semiconductor layer. The TBV can be used as an electrode (such as an anode) for a TBV capacitor, and the dielectric layer can be used as the dielectric body of the TBV capacitor. In some embodiments, the semiconductor layer is used as another electrode of the TBV capacitor (for example, the cathode). Therefore, in some embodiments, the semiconductor layer can include low resistivity material, while in some other embodiments, can only provide the local TBV along the side wall (one or more) low resistivity region, for example through those (one or more) in the selective doping position. In other embodiments, the conduction layer formed between the dielectric layer and the semiconductor layer is used as another electrode of the TBV capacitor (for example, the cathode).

【技术实现步骤摘要】
【国外来华专利技术】芯片上直通本体过孔电容器及其形成技术
本专利技术涉及芯片上直通本体过孔电容器及其形成技术。
技术介绍
直通硅过孔（through-siliconvia，TSV）是穿过硅（Si）衬底（例如，Si晶片或管芯）从其上表面传递到其相对的下表面的垂直电连接。通常，通过首先刻蚀Si衬底以限定从上表面传递到相对的下表面的直通孔来形成TSV。然后将诸如铜（Cu）的导电材料沉积在直通孔中，以提供衬底的上表面和下表面之间的电连接。TSV可以用于将在单个芯片中的多个有源电路层（例如，堆叠的芯片）或多个管芯互连，由此形成三维集成电路（3DIC）或其他三维封装。附图说明图1A是根据本公开的实施例的集成电路（IC）的横截面视图。图1B是根据本公开的实施例的、图1A的IC的在其半导体层中形成开口之后的横截面视图。图1C是根据本公开的实施例的、图1B的IC的在开口中形成衬垫层之后的横截面视图。图1D是根据本公开的实施例的、图1C的IC的在开口中形成直通本体过孔（TBV）之后的横截面视图。图2A是根据本公开的另一实施例的集成电路（IC）的横截面视图。图2B是根据本公开的实施例的、图2A的IC的在其半导体层中形成开口之后的横截面视图。图2C是根据本公开的实施例的、图2B的IC的在开口中形成衬垫层之后的横截面视图。图2D是根据本公开的实施例的、图2C的IC的在开口中形成直通本体过孔（TBV）之后的横截面视图。图3A是根据本公开的另一实施例的集成电路（IC）的横截面视图。图3B是根据本公开的实施例的、图3A的IC的在其半导体层中形成一个或多个开口之后的横截面视图。图3C是根据本公开的实施例的、图3B的IC的在一个或多个开口中形成衬垫层之后的横截面视图。图3D是根据本公开的实施例的、图3C的IC的在一个或多个开口中形成直通本体过孔（TBV）之后的横截面视图。图4A是根据本公开的另一实施例的集成电路（IC）的横截面视图。图4B是根据本公开的实施例的、图4A的IC的在其半导体层中形成一个或多个开口之后的横截面视图。图4C是根据本公开的实施例的、图4B的IC的在其之上形成隔离衬垫层之后的横截面视图。图4D是根据本公开的实施例的、图4C的IC的在一个或多个开口中的隔离衬垫层之上形成传导层之后的横截面视图。图4E是根据本公开的实施例的、图4D的IC的在一个或多个开口中的传导层之上形成衬垫层之后的横截面视图。图4F是根据本公开的实施例的、图4E的IC的在一个或多个开口中形成直通本体过孔（TBV）之后的横截面视图。图5A是根据本公开的另一实施例的集成电路（IC）的横截面视图。图5B是根据本公开的实施例的、图5A的IC的在其半导体层中形成开口之后的横截面视图。图5C是根据本公开的实施例的、图5B的IC的在其之上形成隔离衬垫层之后的横截面视图。图5D是根据本公开的实施例的、图5C的IC的在开口中的隔离衬垫层之上形成传导层之后的横截面视图。图5E是根据本公开的实施例的、图5D的IC的在开口中的传导层之上形成衬垫层之后的横截面视图。图5F是根据本公开的实施例的、图5E的IC的在开口中形成直通本体过孔（TBV）之后的横截面视图。图5G是根据本公开的实施例的、图5F的IC的在图案化有互连之后的自上而下视图。图6是图示根据本公开的实施例配置的若干直通本体过孔（TBV）电容器的扫描电子显微镜（SEM）图像。图7图示了利用使用根据示例实施例的公开技术形成的集成电路结构或装置而实现的计算系统。通过阅读连同本文所描述的附图而理解的以下详细描述，将更好理解本实施例的这些和其他特征。在绘图中，在各种附图中图示的每个相同或几乎相同的部件可以由相似的数字表示。出于清楚的目的，可以不在每个绘图中标注每个部件。此外，如将领会到的，附图不一定按比例绘制或意图将所描述的实施例限制为所示出的具体配置。例如，虽然一些附图通常显示直线、直角和平滑的表面，但是考虑到制作工艺的现实世界限制，所公开技术的实际实现方式可能具有不太理想的直线、直角等，并且一些特征可能具有表面形貌或者以其他方式是不平滑的。简而言之，仅提供附图以示出示例结构。具体实施方式公开了用于使用直通本体过孔（TBV）提供芯片上电容的技术。根据一些实施例，可以在半导体层内形成TBV，并且可以在TBV和周围半导体层之间形成电介质层。TBV用作TBV电容器的一个电极（例如，阳极），并且电介质层用作该TBV电容器的电介质本体。在一些实施例中，在其中形成TBV的半导体层用作TBV电容器的另一电极（例如，阴极）。为此，在一些实施例中，整个半导体层包括低电阻率材料，而在一些其他实施例中，仅沿着TBV局部的侧壁提供（一个或多个）低电阻率区，例如通过对那些所选择的（一个或多个）位置中的半导体材料进行掺杂。根据一些其他实施例，不是将低电阻率半导体材料用于电极之一，而是可以通过在半导体层和电介质层之间提供传导层来实现TBV电容器的第二电极，从而导致金属-绝缘体-金属（MIM）类型的电容结构。在一些这样的情况下，提供双TBV电容器配置，其中一对相邻的TBV中的一个是MIM类型电容结构的一部分，并且提供对阴极的前侧接入（access），并且该对的另一TBV与第一TBV的导电材料电连接并且提供对电容器的阳极的前侧接入。在一些这样的实施例中，背侧接入也是可用的。根据本公开，许多构造和变化以及形成方法将是明显的。总体概述现代电子产品的电容器和电池通常涉及占据显著的实际地面（realestate）的芯片外元件或仅能够提供非常小的电容的芯片上元件。现代的芯片外电容器在尺寸方面对于用于诸如智能电话的紧凑型移动计算装置而言通常太大。此外，虽然直通硅过孔（TSV）能够与前端电路连接并且用于在堆叠的管芯之间传递信号，但通常期望使其电容最小化，其否则将引入显著的信号延迟。因此，并且根据本公开的一些实施例，公开了用于使用直通本体过孔（TBV）来提供芯片上电容的技术。根据一些实施例，可以在半导体层内形成TBV，并且可以在TBV和周围半导体层之间形成电介质层。TBV可以被配置为用作TBV电容器的导体本体之一（例如，阳极），并且电介质层可以被配置为用作该TBV电容器的电介质本体。在一些实施例中，半导体层可以由低电阻率材料形成，并且因此可以用作TBV电容器的导体本体中的另一个（例如，阴极）。在一些情况下，低电阻率材料可以是例如体块衬底的一个或多个掺杂区域（例如，沿着TBV的侧壁提供的掺杂剂）。在其他情况下，低电阻率材料可以是绝缘体上半导体（SOI）结构的半导体层或在其中形成TBV的一些其他衬底层的掺杂区。在还有其他实施例中，能够避免使用这样的低电阻率半导体衬底区，例如通过在衬底和电介质层之间提供传导层以用作TBV电容器的导体本体中的另一个（例如，阴极），提供金属-绝缘体-金属（MIM）类型的电容结构，TBV是其的部件。如根据本公开将领会到的，能够实现各种配置以提供对如本文所描述的那样提供的TBV电容器的阴极和阳极的前侧接入或背侧接入。如根据本公开将进一步领会到的，根据一些实施例，如本文所描述的那样配置的高纵横比TBV电容器的三维几何结构可以提供比由传统金属-绝缘体-金属（MIM）电容器和其他典型二维芯片上电容器提供的传导表面积大得多的传导表面积。当通过使TBV经由足够高的介电常数本文档来自技高网...

【技术保护点】
一种包含电容器的集成电路，所述集成电路包括：半导体层；设置在所述半导体层内并且提供所述电容器的第一电极的第一直通本体过孔（TBV）；以及设置在所述第一TBV和所述半导体层之间的第一电介质层；其中，所述电容器的第二电极由以下中的任一项提供：所述半导体层的接近所述第一TBV的低电阻部分；或者设置在所述半导体层和所述第一TBV之间的传导层。

【技术特征摘要】
【国外来华专利技术】1.一种包含电容器的集成电路，所述集成电路包括：半导体层；设置在所述半导体层内并且提供所述电容器的第一电极的第一直通本体过孔（TBV）；以及设置在所述第一TBV和所述半导体层之间的第一电介质层；其中，所述电容器的第二电极由以下中的任一项提供：所述半导体层的接近所述第一TBV的低电阻部分；或者设置在所述半导体层和所述第一TBV之间的传导层。2.根据权利要求1所述的集成电路，其中：所述半导体层是在其中设置所述第一TBV的体块衬底；并且所述体块衬底被掺杂以提供所述低电阻部分，所述低电阻部分提供所述电容器的第二电极。3.根据权利要求1所述的集成电路，其中：所述半导体层是在其中设置第一TBV的多层衬底的体块层；并且所述多层衬底被掺杂以提供所述低电阻部分，所述低电阻部分提供所述电容器的第二电极。4.根据权利要求3所述的集成电路，其中：所述多层衬底是绝缘体上半导体（SOI）结构；并且所述半导体层是所述SOI结构的半导体层。5.根据权利要求1所述的集成电路，其中：所述半导体层是在其中设置所述第一TBV的体块衬底；以及所述电容器的第二电极由所述传导层提供。6.根据权利要求1所述的集成电路，其中：所述半导体层是在其中设置所述第一TBV的多层衬底的体块层；以及所述电容器的第二电极由所述传导层提供。7.根据权利要求6所述的集成电路，其中：所述多层衬底是绝缘体上半导体（SOI）结构；并且所述半导体层是所述SOI结构的半导体层。8.根据权利要求1所述的集成电路，其中：所述第一TBV设置在形成于所述半导体层中的第一直通孔内，所述第一直通孔穿过所述半导体层从其第一表面延伸到其第二表面；所述第一电介质层与所述第一直通孔的侧壁共形。9.根据权利要求1所述的集成电路，其中：所述第一TBV设置在形成于所述半导体层中的第一直通孔内，所述第一直通孔穿过所述半导体层从其第一表面延伸到其第二表面；以及所述集成电路还包括：设置在所述第一直通孔内在所述第一电介质层和所述半导体层之间并且与所述第一直通孔的侧壁共形的隔离层，其中：所述传导层设置在所述第一直通孔内在所述第一电介质层和所述隔离层之间，并且与所述隔离层共形；以及所述第一电介质层与所述传导层共形。10.根据权利要求1所述的集成电路，其中：所述第一TBV设置在形成于所述半导体层中的第一直通孔内，所述第一直通孔穿过所述半导体层从其第一表面延伸到其第二表面；以及所述集成电路还包括：设置在所述半导体层的第一表面或第二表面之上并且与所述传导层电连接的第一金属互连；以及设置在所述半导体层的第一表面或第二表面之上并且与所述第一TBV电连接的第二金属互连，其中，所述第二金属互连与所述传导层电绝缘。11.根据权利要求1所述的集成电路，还包括：设置在所述半导体层内与所述第一TBV邻近的第二TBV；形成于所述半导体层中的p+抽头部分；以及设置在所述半导体层的第一表面或第二表面之上并且与所述第二TBV和所述p+抽头部分电连接的金属互连。12.根据权利要求1所述的集成电路，还包括设置在所述半导体层内与所述第一TBV邻近的第二TBV，其中：所述第二TBV与所述第一TBV电连接并且与所述半导体层电隔离；以及所述电容器的第二电极由所述传导层提供。13.根据权利要求1所述的集成电路，还包括设置在所述半导体层内与所述第一TBV邻近的第二TBV，其中：所述第二TBV设置在形成于所述半导体层中的第二直通孔内，所述第二直通孔穿过所述半导体层从其第一表面延伸到其第二表面；以及所述第一电介质层设置在所述第二TBV和所述半导体层之间，并且与所述第二直通孔的侧壁共形。14.一种形成包含电容器的集成电路的方法，所述方法包括：在半导体层中形成第一直通本体过孔（TBV），所述第一TBV提供所述电容器的第一电极；在所述第一TBV和所述半导体层之间形成第一电介质层；以及通过以下中的任一项提供所述电容器的第二电极：在所述半导体层中接近所述第一TBV形成低电阻部分；或者在所述半导体层和所述第一TBV之间形成传导层。15.根据权利要求14所述的方法，其中：所述半导体层是在其中设置所述第一TBV的体块...

【专利技术属性】
技术研发人员：陈轶伟，K福亚，N尼德希，林睿彥，石坤桓，杨晓东，WM哈费茨，C蔡，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国,US