半导体装置封装制造方法及图纸

一种半导体装置封装包含铜引线框、氧化铜化合物层和包封物。所述氧化铜化合物层与所述铜引线框的表面接触。所述氧化铜化合物层包含铜(II)氧化物，且所述氧化铜化合物层的厚度介于约50纳米至约100纳米的范围内。所述包封物与所述氧化铜化合物层的表面接触。

Semiconductor device packaging

A semiconductor device package consists of a copper lead frame, a cuprous oxide compound layer and a encapsulation. The copper oxide compound layer is in contact with the surface of the copper lead frame. The cupric oxide layer contains copper (II) oxides, and the thickness of the cuprous oxide layer is within the range of about 50 nanometers to about 100 nanometers. The encapsulation is in contact with the surface of the cuprous oxide layer.

【技术实现步骤摘要】
半导体装置封装相关申请案的交叉引用本申请案主张2016年9月9日申请的美国临时申请案第62/385,791号的权益和优先权，所述申请案的内容以全文引用的方式并入本文中。
本公开涉及一种包含引线框和包封物的半导体装置封装，并涉及在所述引线框与所述包封物之间提供粘附。
技术介绍
铜引线框(例如包含至少一些铜的引线框)是一些半导体装置封装中的组件。然而，一些对比性半导体装置封装可能因铜引线框与包封物之间的不佳粘附强度而遭受脱层问题。
技术实现思路
在一些实施例中，半导体装置封装包含铜引线框、氧化铜化合物层和包封物。所述氧化铜化合物层与所述铜引线框的表面接触。所述氧化铜化合物层包含铜(II)(Cu(II))氧化物，且所述氧化铜化合物层的厚度介于约50纳米至约100纳米的范围内。所述包封物与所述氧化铜化合物层的表面接触。在一些实施例中，半导体装置封装包含铜引线框、氧化铜化合物层和包封物。所述氧化铜化合物层安置在所述铜引线框的表面上，其中所述氧化铜化合物层包含Cu(II)氧化物和铜(I)(Cu(I))氧化物，且所述氧化铜化合物层的Cu(II)与Cu(I)的比率等于或大于1。所述包封物与所述氧化铜化合物层的表面接触。在一些实施例中，半导体装置封装包含铜引线框、氧化铜化合物层和包封物。所述氧化铜化合物层安置在所述铜引线框上。所述包封物与所述氧化铜化合物层的表面接触，其中在室温下测量的所述氧化铜化合物层与所述包封物之间的接触界面处的剪切力大体上等于或大于6千克。附图说明当结合附图阅读时，从以下详细描述最好地理解本公开的一些实施例。应注意，各种结构可能未按比例绘制，且出于论述的清楚起见，各种结构的尺寸可任意增大或减小。图1是根据本公开的一方面的半导体装置封装的一些实施例的横截面图。图2是说明根据本公开的另一方面的在氧化铜化合物层与包封物之间的黏结的一些实施例的示意图。图3是说明根据本公开的另一方面的制造半导体装置封装的方法的一些实施例的流程图。图4示出根据本公开的另一方面的剪切力与脱层率的实验结果。图5示出根据本公开的另一方面的室温下的剪切力的实验结果。图6示出根据本公开的另一方面的高温下的剪切力的实验结果。图7是说明根据本公开的另一方面的制造半导体装置封装的方法的一些实施例的流程图。图8示出根据本公开的另一方面的室温下的剪切力的实验结果。图9是说明根据本公开的另一方面的制造半导体装置封装的方法的一些实施例的流程图。图10是说明根据本公开的另一方面的制造半导体装置封装的方法的一些实施例的示意图。图11示出根据本公开的另一方面的室温下的剪切力的实验结果。图12示出根据本公开的另一方面的室温下的剪切力的实验结果。图13示出根据本公开的另一方面的高温下的剪切力的实验结果。具体实施方式以下公开内容提供用于实施所提供的主题的不同特征的不同实施例或实例。下文描述组件和布置的特定实例来阐释本公开的某些方面。当然，这些组件以及布置仅为实例且并不意欲进行限制。举例来说，在以下描述中，第一特征在第二特征上方或第二特征上的形成可包含第一特征和第二特征直接接触地形成或安置的实施例，并且还可包含额外特征可在第一特征与第二特征之间形成或安置使得第一特征和第二特征可不直接接触的实施例。此外，本公开可在各种实例中重复参考数字和/或字母。此重复是出于简单和清楚的目的，且本身并不指示所论述的各种实施例和/或配置之间的关系。除非另外规定，否则例如“上方”、“下方”、“向上”、“左边”、“右边”、“向下”、“顶部”、“底部”、“垂直”、“水平”、“侧”、“较高”、“下部”、“上部”、“上面”、“下面”等空间描述相对于图中所展示的定向加以指示。应理解，本文中所使用的空间描述仅是出于说明的目的，且本文中所描述的结构的实际实施方案可以任何定向或方式在空间上布置，其限制条件为本公开的实施例的优点是不因此布置而有偏差。在以下描述中，剪切力的描述可指代以千克为单位的剪切力的量值。这是指一个具有量值等于在地球表面(例如在海平面处)，地球对特定千克数所施加的重力的量值的力。以下描述包含一些半导体装置封装和其制造方法的描述。在本公开的一些实施例中，半导体装置封装包含含Cu(II)氧化物(CuO)和Cu(I)氧化物(Cu2O)的氧化铜化合物层，且Cu(II)氧化物与Cu(I)氧化物的比率等于或大于约1。在一些实施例中，接近包封物与氧化铜化合物层之间的界面的氧化铜化合物层的第一部分的Cu(II)氧化物与Cu(I)氧化物的比率小于相对于第一部分远离所述界面的氧化铜化合物层的第二部分的Cu(II)氧化物与Cu(I)氧化物的比率。如下文所论述，在一些实施方案中，相比于一些对比实施方案，包含Cu(II)氧化物和Cu(I)氧化物的氧化铜化合物层可提供铜引线框对包封物的显著增加的粘附强度。本公开的半导体装置封装可提供例如不大可能脱层和可靠性高的优点。以下描述进一步包含用于制造半导体装置封装的一些方法的描述。所述方法可包含对氧化铜化合物层进行后端(在本文中也被称作“BE”)烘烤处理、后端等离子清洗或其组合。图1是根据本公开的一方面的半导体装置封装1的一些实施例的横截面图。如图1中示出，半导体装置封装1包含铜引线框10、氧化铜化合物层20和包封物30。在一些实施例中，铜引线框10的材料包含铜、铜合金或其组合。在一些实施例中，氧化铜化合物层20安置在铜引线框10上。在一些实施例中，氧化铜化合物层20安置在铜引线框10上并与其表面10S接触。在一些实施例中，氧化铜化合物层20包含Cu(II)氧化物(例如氧化铜(CuO))。在一些实施例中，氧化铜化合物层20可具有与铜引线框10的表面10S接触的第一表面，和与所述第一表面对置的第二表面20S。在一些实施例中，包封物30与氧化铜化合物层20的表面20S接触。在一些实施例中，包封物30的材料可包含有机材料，例如环氧树脂。在一些实施例中，半导体装置封装1还可包含安置在氧化铜化合物层20与包封物30之间的至少一个半导体芯片40。至少一个半导体芯片40电连接到铜引线框10。在一些实施例中，半导体芯片40经由接线42电连接到铜引线框10，但另外或可替代地实施其它电连接。在一些实施例中，氧化铜化合物层20可进一步包含Cu(I)氧化物(例如氧化亚铜(Cu2O))。在氧化铜化合物层20中，氧化铜的量可约等于或大于包含在氧化铜化合物层20中的氧化亚铜的量，也就是说，氧化铜化合物层20的Cu(II)与Cu(I)的比率等于或大于约1，例如约1.2或更大，约1.5或更大，约2或更大，或约3或更大。在一些实施例中，Cu(II)与Cu(I)的比率是指呈II或2+氧化态的铜原子的原子百分比相对于呈I或1+氧化态的铜原子的原子百分比的比率。在一些实施例中，远离铜引线框10的表面10S的氧化铜化合物层20的第一部分的Cu(II)与Cu(I)的比率高于接近铜引线框10的表面10S的氧化铜化合物层20的第二部分的Cu(II)与Cu(I)的比率，例如约1.2倍或更大，约1.5倍或更大，约2倍或更大，或约3倍或更大。氧化铜化合物层20的Cu(II)与Cu(I)的比率可沿表面10S到表面20S的方向升高(例如可单调地升高)。在一些实施例中，氧化铜化合物层20的厚度(例如安置在铜引线框10的本文档来自技高网...

【技术保护点】
一种半导体装置封装，其包括：铜引线框；氧化铜化合物层，所述氧化铜化合物层与所述铜引线框的表面接触，其中所述氧化铜化合物层包括铜(II)(Cu(II))氧化物，且所述氧化铜化合物层的厚度介于约50纳米至约100纳米范围内；以及包封物，所述包封物与所述氧化铜化合物层的表面接触。

【技术特征摘要】
2016.09.09 US 62/385,791;2017.08.25 US 15/687,0761.一种半导体装置封装，其包括：铜引线框；氧化铜化合物层，所述氧化铜化合物层与所述铜引线框的表面接触，其中所述氧化铜化合物层包括铜(II)(Cu(II))氧化物，且所述氧化铜化合物层的厚度介于约50纳米至约100纳米范围内；以及包封物，所述包封物与所述氧化铜化合物层的表面接触。2.根据权利要求1所述的半导体装置封装，其中所述氧化铜化合物层进一步包括铜(I)(Cu(I))氧化物，且所述氧化铜化合物层的Cu(II)与Cu(I)的比率等于或大于约1。3.根据权利要求2所述的半导体装置封装，其中所述氧化铜化合物层包括接近所述铜引线框的所述表面的第一部分，以及比所述第一部分更加远离所述铜引线框的所述表面的第二部分，且所述第二部分的所述Cu(II)与Cu(I)的比率高于所述第一部分的所述Cu(II)与Cu(I)的比率。4.根据权利要求2所述的半导体装置封装，其中在室温下测量的所述氧化铜化合物层与所述包封物之间的接触界面处的剪切力等于或大于约6千克。5.根据权利要求2所述的半导体装置封装，其中在室温下测量的所述氧化铜化合物层与所述包封物之间的接触界面处的剪切力等于或大于约7千克，且所述氧化铜化合物层的所述厚度等于或大于约65纳米。6.根据权利要求2所述的半导体装置封装，其中在室温下测量的所述氧化铜化合物层与所述包封物之间的接触界面处的剪切力等于或大于约11千克，且所述氧化铜化合物层的所述厚度等于或大于约70纳米。7.根据权利要求1所述的半导体装置封装，其中所述氧化铜化合物层与所述包封物之间的接触界面的脱层率小于或等于约1.8％。8.根据权利要求1所述的半导体装置封装，其进一步包括安置于所述氧化铜化合物层与所述包封物之间的至少一个半导体芯片。9.一种半导体装置封装，其包括：铜引线框；氧化铜化合物层，所述氧化铜化合物层安置在所述铜引线框的表面上，其中所述氧化铜化合物层包括Cu(II)氧化物和Cu(I)氧化物，且所述氧化铜化合物层的Cu(II)与Cu(I)的比率等于或大于1；以及包封物，所述包封物与所述氧化铜化合物层的表面接触。10.根据权利要求9所述的半导...

【专利技术属性】
技术研发人员：徐明丰，曾乙修，
申请(专利权)人：日月光半导体制造股份有限公司，
类型：发明
国别省市：中国台湾,71