一种电容阵列寄生效应的补偿电路和抵消方法技术

本申请属于电子电路设计技术领域，具体涉及一种电容阵列寄生效应的补偿电路和抵消方法，包括：第一补偿电容、第二补偿电容、第一采样开关、第二采样开关、第三采样开关和第四采样开关；在采样相，差分电路的同相输入端的端口开关和反相输入端的端口开关闭合，第二采样开关和第四采样开关断开，第一补偿电容和第二补偿电容被断路，差分电路的同相输入端的电容阵列与差分电路的反相输入端的电容阵列充电，产生寄生电容；在非采样相，差分电路的同相输入端的端口开关和反相输入端的端口开关断开，第一采样开关和第三采样开关断开，第二采样开关和第四采样开关闭合，第一补偿电容和第二补偿电容充电，补偿在采样相时差分电路产生的寄生电容。

A compensation circuit and cancellation method for the parasitic effect of capacitance array

The application of electronic circuit design belongs to the technical field, in particular relates to a circuit including compensation capacitor array parasitic effect and offset method: first compensation capacitor, second compensation capacitor, the first sampling switch, second sampling switch, third sampling switch and fourth sampling switch; in the sampling phase difference, port switch closed the port switch and the inverting input noninverting the input end of the circuit, second sampling switch and fourth sampling switch, first compensation capacitor and second compensation capacitor is open circuit, capacitor array differential capacitor array noninverting input end of the circuit and the inverting input of the differential circuit is charging, the parasitic capacitance produced; in the non sampling phase difference, port switch port switch and inverting input noninverting input circuit end disconnect the first sampling switch and third sampling switch, second sampling The switch and the fourth sampling switch are closed, the first compensation capacitor and the second compensation capacitor charge to compensate for the parasitic capacitance generated in the phase difference circuit of the sampling phase.

【技术实现步骤摘要】
一种电容阵列寄生效应的补偿电路和抵消方法
本申请属于电子电路设计
，具体涉及一种电容阵列寄生效应的补偿电路和抵消方法。
技术介绍
低功耗逐次逼近寄存器(SAR)模数转换电路(ADC)应用越来越广泛，SARADC电路就是利用比较器输出有效结果，产生一个有效信号，该信号推动SAR逻辑开始下一位的准备和比较，以此可以将电路采样率大大提高。目前，从10MHZ到100MHZ的SARADC均有批量生产应用。并且为了不断提高采样率，SARADC的电容阵列的电容值均越来越小，最小单位电容很多都小于5fF。因为电容阵列的单位电容很小，所以由于电容充放电产生的寄生效应，如采样开关管的寄生电容，比较器输入对管的寄生电容等，这些寄生电容产生的寄生效应对电容阵列充放电的影响已经超过了低位电容的权重，对电容阵列采样信号的影响越来越不能忽视。
技术实现思路
有鉴于此，本申请实施例提供一种电容阵列寄生效应补偿电路和抵消方法，以抵消电容阵列产生的寄生电容。本申请实施例的第一方面提供了一种电容阵列寄生效应的补偿电路，应用于差分电路，所述差分电路的同相输入端连接第一电容阵列，所述差分电路的反相输入端连接第二电容阵列，所述补偿电路包括：第一补偿电容、第二补偿电容、第一采样开关、第二采样开关、第三采样开关、第四采样开关、第一端口开关、第二端口开关；所述差分电路的同相信号采样端连接所述第一端口开关的第一端，所述第一端口开关的第二端连接所述差分电路的同相输入端；所述差分电路的反相信号采样端连接所述第二端口开关的第一端，所述第二端口开关的第二端连接所述差分电路的反相输入端；所述第一补偿电容与所述第二采样开关串联在所述第一端口开关的第一端和第二端口开关的第二端之间，所述第一采样开关并联在所述第一补偿电容两端；所述第二补偿电容与所述第四采样开关串联在所述第二端口开关的第一端和第一端口开关的第二端之间，所述第三采样开关并联在所述第二补偿电容两端；在采样相，所述第一端口开关和第二端口开关闭合，同时，所述第二采样开关和所述第四采样开关断开，所述第一电容阵列与所述第二电容阵列充电产生寄生电容；在非采样相，所述第一端口开关和所述第二端口开关断开，同时，所述第一采样开关和所述第三采样开关断开，所述第二采样开关和所述第四采样开关闭合，所述第一补偿电容和所述第二补偿电容充电，抵消在采样相时所述差分电路产生的寄生电容。本申请实施例的第二方面提供了一种电容阵列寄生效应的抵消方法，基于本申请实施例的第一方面提供的一种电容阵列寄生效应的补偿电路，所述方法包括：在采样相，所述第一端口开关和第二端口开关闭合，同时，所述第二采样开关和所述第四采样开关断开，所述第一电容阵列与所述第二电容阵列充电产生寄生电容；在非采样相，所述第一端口开关和所述第二端口开关断开，同时，所述第一采样开关和所述第三采样开关断开，所述第二采样开关和所述第四采样开关闭合，所述第一补偿电容和所述第二补偿电容充电，抵消在采样相时所述差分电路产生的寄生电容。本申请实施例技术方案与现有技术相比存在的有益效果是：本申请实施例提供一种电容阵列寄生效应的补偿电路，包括：第一补偿电容、第二补偿电容、第一采样开关、第二采样开关、第三采样开关和第四采样开关；在采样相，差分电路的同相输入端的端口开关和反相输入端的端口开关闭合，同时，第二采样开关和第四采样开关断开，第一补偿电容和第二补偿电容被断路，差分电路的同相输入端的电容阵列与差分电路的反相输入端的电容阵列充电，产生寄生电容；在非采样相，差分电路的同相输入端的端口开关和反相输入端的端口开关断开，同时，第一采样开关和第三采样开关断开，第二采样开关和第四采样开关闭合，第一补偿电容和第二补偿电容充电，补偿在采样相时差分电路产生的寄生电容，以抵消电容阵列产生的寄生电容。附图说明为了更清楚地说明本申请实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。图1是本申请一实施例提供的一种电容阵列寄生效应的补偿电路图；图2是本申请一实施例提供的差分电路输入端的电容阵列电路图；图3是本申请一实施例提供的差分电路输入端电容阵列的寄生效应补偿电路；图4是本申请一实施例提供的传输门开关结构电路图；图5是本申请一实施例提供的包含电容阵列的差分电路在有补偿电路和无补偿电路状态下的输出曲线对比图；图6是本申请一实施例提供的一种电容阵列寄生效应的抵消方法流程图。具体实施方式以下描述中，为了说明而不是为了限定，提出了诸如特定系统结构、技术之类的具体细节，以便透彻理解本申请实施例。然而，本领域的技术人员应当清楚，在没有这些具体细节的其它实施例中也可以实现本申请。在其它情况中，省略对众所周知的系统、装置、电路以及方法的详细说明，以免不必要的细节妨碍本申请的描述。为了说明本申请所述的技术方案，下面通过具体实施例来进行说明。请参阅图1所示，是本申请一实施例提供的一种电容阵列寄生效应的补偿电路图，提供了一种电容阵列寄生效应的补偿电路，应用于差分电路，所述差分电路的同相输入端连接第一电容阵列，所述差分电路的反相输入端连接第二电容阵列，所述补偿电路包括：第一补偿电容、第二补偿电容、第一采样开关、第二采样开关、第三采样开关、第四采样开关、第一端口开关、第二端口开关；所述差分电路的同相信号采样端连接所述第一端口开关的第一端，所述第一端口开关的第二端连接所述差分电路的同相输入端；所述差分电路的反相信号采样端连接所述第二端口开关的第一端，所述第二端口开关的第二端连接所述差分电路的反相输入端；所述第一补偿电容与所述第二采样开关串联在所述第一端口开关的第一端和第二端口开关的第二端之间，所述第一采样开关并联在所述第一补偿电容两端；所述第二补偿电容与所述第四采样开关串联在所述第二端口开关的第一端和第一端口开关的第二端之间，所述第三采样开关并联在所述第二补偿电容两端；在采样相，所述第一端口开关和第二端口开关闭合，同时，所述第二采样开关和所述第四采样开关断开，所述第一电容阵列与所述第二电容阵列充电产生寄生电容；在非采样相，所述第一端口开关和所述第二端口开关断开，同时，所述第一采样开关和所述第三采样开关断开，所述第二采样开关和所述第四采样开关闭合，所述第一补偿电容和所述第二补偿电容充电，抵消在采样相时所述差分电路产生的寄生电容。在本申请实施例中，所述差分电路有两个输入信号，分别为同相输入信号和反相输入信号，这两个信号的差值，即所述同相输入信号与所述反相输入信号的差值为所述差分电路的有效输入信号，电路的输出是对这两个输入信号的差值的放大。所述第一电容阵列和所述第二电容阵列所在的所述差分电路有很高的工作频率，所以所述第一电容阵列和所述第二电容阵列也需要相对很高的采样率，其电容值都比较小，很多都是fF级的。所述第一电容阵列连接在所述差分电路的同相输入端和所述差分电路基准电压VREF之间，所述第一电容阵列包括多个电容，所述第一电容阵列采样总电容的大小等于所述多个电容的和。所述第二电容阵列连接在所述差分电路的反相输入端和所述差分电路基准电压VREF之间，所述第二电容阵列包括多本文档来自技高网...

【技术保护点】
一种电容阵列寄生效应的补偿电路，其特征在于，应用于差分电路，所述差分电路的同相输入端连接第一电容阵列，所述差分电路的反相输入端连接第二电容阵列，所述补偿电路包括：第一补偿电容、第二补偿电容、第一采样开关、第二采样开关、第三采样开关、第四采样开关、第一端口开关、第二端口开关；所述差分电路的同相信号采样端连接所述第一端口开关的第一端，所述第一端口开关的第二端连接所述差分电路的同相输入端；所述差分电路的反相信号采样端连接所述第二端口开关的第一端，所述第二端口开关的第二端连接所述差分电路的反相输入端；所述第一补偿电容与所述第二采样开关串联在所述第一端口开关的第一端和第二端口开关的第二端之间，所述第一采样开关并联在所述第一补偿电容两端；所述第二补偿电容与所述第四采样开关串联在所述第二端口开关的第一端和第一端口开关的第二端之间，所述第三采样开关并联在所述第二补偿电容两端；在采样相，所述第一端口开关和第二端口开关闭合，同时，所述第二采样开关和所述第四采样开关断开，所述第一电容阵列与所述第二电容阵列充电产生寄生电容；在非采样相，所述第一端口开关和所述第二端口开关断开，同时，所述第一采样开关和所述第三采样开关断开，所述第二采样开关和所述第四采样开关闭合，所述第一补偿电容和所述第二补偿电容充电，抵消在采样相时所述差分电路产生的寄生电容。...

【技术特征摘要】
1.一种电容阵列寄生效应的补偿电路，其特征在于，应用于差分电路，所述差分电路的同相输入端连接第一电容阵列，所述差分电路的反相输入端连接第二电容阵列，所述补偿电路包括：第一补偿电容、第二补偿电容、第一采样开关、第二采样开关、第三采样开关、第四采样开关、第一端口开关、第二端口开关；所述差分电路的同相信号采样端连接所述第一端口开关的第一端，所述第一端口开关的第二端连接所述差分电路的同相输入端；所述差分电路的反相信号采样端连接所述第二端口开关的第一端，所述第二端口开关的第二端连接所述差分电路的反相输入端；所述第一补偿电容与所述第二采样开关串联在所述第一端口开关的第一端和第二端口开关的第二端之间，所述第一采样开关并联在所述第一补偿电容两端；所述第二补偿电容与所述第四采样开关串联在所述第二端口开关的第一端和第一端口开关的第二端之间，所述第三采样开关并联在所述第二补偿电容两端；在采样相，所述第一端口开关和第二端口开关闭合，同时，所述第二采样开关和所述第四采样开关断开，所述第一电容阵列与所述第二电容阵列充电产生寄生电容；在非采样相，所述第一端口开关和所述第二端口开关断开，同时，所述第一采样开关和所述第三采样开关断开，所述第二采样开关和所述第四采样开关闭合，所述第一补偿电容和所述第二补偿电容充电，抵消在采样相时所述差分电路产生的寄生电容。2.如权利要求1所述的电容阵列寄生效应的补偿电路，其特征在于，所述第一端口开关、所述第二端口开关、所述第一采样开关、所述第二采样开关、所述第三采样开关和所述第四采样开关同步开关动作；所述第一端口开关、所述第二端口开关、所述第一采样开关和所述第三采样开关的开关动作相同，所述第二采样开关和所述第四采样开关的开关动作相同，所述第一采样开关和所述第二采样开关动作相反。...

【专利技术属性】
技术研发人员：潘少辉，胡胜发，
申请(专利权)人：安凯广州微电子技术有限公司，
类型：发明
国别省市：广东,44