源费米滤波器场效应晶体管制造技术

讨论了在源极和源极触点之间具有费米滤波器的费米滤波器场效应晶体管、结合这样的晶体管的系统以及用于形成它们的方法。这样的晶体管可以包括两者均具有第一极性的源极和漏极之间的沟道以及源极和源极触点之间的费米滤波器，使得费米滤波器具有与第一极性互补的第二极性。

【技术实现步骤摘要】
【国外来华专利技术】源费米滤波器场效应晶体管
本专利技术的实施例通常涉及低泄漏和低功率场效应半导体晶体管并且更具体地涉及源费米滤波器场效应晶体管和关联设备。
技术介绍
在集成电路的上下文中，可能期望实现具有低泄漏电流的低功率晶体管。然而，当前的晶体管设计和实现可具有相当多的限制。例如，金属氧化物半导体场效应晶体管（MOSFET）具有带有的理论极限的亚阈值斜率（例如，使得k是玻尔兹曼常数，T是温度并且q是元电荷）。在室温下，例如针对MOSFET，亚阈值斜率（SS）的理论极限可以是60mv/dec（毫伏/每十）。特别地，针对可以确定集成电路的备用功率要求的泄漏电流目标，MOSFET可以仅以的最大速率（例如室温下的60mv/dec）从泄漏电流目标增加到MOSFET的导通电流。此外，对于低有功功率，可要求集成电路以更低的电源电压进行操作。然而，由于从泄漏电流到导通电流的电流的增加的有限（例如）速率，当在低电源电压下操作MOSFET时，导通电流（以及因此性能）被显著减少，因为它可能正在接近它的阈值电压进行操作。在其它实现中，可以实现隧穿场效应晶体管（TFET）。这样的TFET可以实现更急剧的导通行为（例如比MOSFET更低的亚阈值斜率），这可以在更低的电源电压下使能比MOSFET更高的导通电流。然而，为了获得这样的TFET特性，可需要各种材料和/或制造进步，诸如开发外来的沟道材料、在这样的外来的沟道材料上获得低缺陷密度氧化物和/或使用这样的外来的材料来制造薄晶体管体。因而，现有技术并未提供具有高性能和低泄漏电流的低功率晶体管。此外，由于新颖材料要求导致诸如TFET的替代技术可能需要相当大的开发努力。这样的问题在低功率集成电路实现中可成为关键。附图说明在附图中通过示例并且不是通过限制来说明本文中描述的材料。为了说明的简单和清楚起见，图中说明的元件不一定按比例绘制。例如，为了清楚起见，某些元件的尺寸可相对于其它元件被放大。此外，在认为适当的地方，在图中已经重复附图标记以指示对应的或类似的元件。在图中：图1是示例晶体管的平面图；图2说明了处于关断状态的示例N-F3ET的示例能带图；图3说明了处于导通状态的示例N-F3ET的示例能带图；图4说明了处于关断状态的示例P-F3ET的示例能带图；图5说明了处于导通状态的示例P-F3ET的示例能带图；图6A说明了示例N-F3ET的示例隧道结的示例能带图；图6B说明了示例P-F3ET的示例隧道结的示例能带图；图7说明了示例MOSFET和示例F3ET的漏极电流对栅极电压的示例图表；图8说明了示例MOSFET和示例F3ET的电流频谱对能量的示例图表；图9是说明用于形成具有源费米滤波器的晶体管的示例过程的流程图；图10是使用具有源费米滤波器场效应晶体管的集成电路的移动计算平台的说明性图示；以及图11是全部根据本公开的至少某些实现布置的计算设备的功能框图。具体实施方式现在参考附图来描述一个或多个实施例或实现。尽管讨论了特定配置和布置，但是应当理解这只是为了说明性目的而进行的。相关领域的技术人员将会认识到可以使用其它配置和布置而不会背离本描述的精神和范围。对相关领域的技术人员来说将会显然的是也可以在除本文中描述的之外的多种其它系统和应用中使用本文中描述的技术和/或布置。在下面的详细描述中参考了形成它的一部分的附图，其中相似的附图标记可以处处指定相似的部分以指示对应的或类似的元件。将会意识到，为了说明的简单和/或清楚起见，图中说明的元件不一定按比例绘制。例如，为了清楚起见，元件中的某些元件的尺寸可相对于其它元件被放大。此外，要理解可利用其它实施例并且可进行结构和/或逻辑改变而不会背离要求保护的主题的范围。还应注意，例如上、下、顶部、底部、在…之上、在…之下等方向和参考可以被用来便于图和实施例的讨论并且不打算限制要求保护的主题的应用。因此，不会在限制性的意义上采用下面的详细描述，并且通过所附的权利要求和它们的等同物来限定要求保护的主题的范围。在下面的描述中，阐述了许多的细节。然而，对于本领域技术人员来说将会显然的是在没有这些特定细节的情况下可以实施本专利技术。在某些实例中，以框图的形式而不是详细地示出公知的方法和设备，以避免使本专利技术模糊。贯穿本说明书提及“实施例”或“一个实施例”意味着与实施例有关地描述的特定特征、结构、功能或特性包括在本专利技术的至少一个实施例中。因此，贯穿本说明书在各种地方出现短语“在实施例中”或“在一个实施例中”不一定指本专利技术的相同实施例。此外，可以在一个或多个实施例中以任何合适的方式组合特定特征、结构、功能或特性。例如，第一实施例可与第二实施例组合，在任何地方与两个实施例关联的特定特征、结构、功能或特性不会相互排斥。如在本专利技术的描述和所附的权利要求中使用的，单数形式“a”、“an”和“the”打算也包括复数形式，除非上下文另有明确指示。还将会理解如在本文中使用的术语“和/或”指且包括关联的列示项中的一个或多个列示项的任何以及所有可能的组合。术语“耦合”和“连接”连同它们的派生词在本文中可以被用来描述部件之间的结构关系。应当理解，这些术语不打算作为彼此的同义词。相反，在特定实施例中，“连接”可以被用来指示两个或多于两个的元件彼此直接物理或电接触。“耦合”可以被用来指示两个或多于两个的元件彼此或者直接或者间接（在它们之间具有其它介入元件）物理或电接触，和/或两个或多于两个的元件彼此协作或相互作用（例如，如处于因果关系中）。如本文中使用的术语“在…之上”、“在…之下”、“在…之间”、“在…上”和/或等等指一个材料层或部件相对于其它层或部件的相对位置。例如，布置在另一个层之上或之下的一个层可以直接与另一层接触或者可以具有一个或多个介入层。此外，布置在两个层之间的一个层可以直接与所述两个层接触或者可以具有一个或多个介入层。相比之下，在第二层“上”的第一层是与那个第二层直接接触的。类似地，除非另外明确规定，布置在两个特征之间的一个特征可以与相邻特征直接接触或者可以具有一个或多个介入特征。如贯穿本描述以及权利要求中使用的，通过术语“…中的至少一个”或“…中的一个或多个”连接的项的列表可以指列示的术语的任何组合。例如，短语“A、B或C中的至少一个”可以指A；B；C；A和B；A和C；B和C；或A、B和C。在下文描述了与具有布置在源极和源极触点之间的费米滤波器的晶体管有关的晶体管、设备、装置、计算平台和方法。如上文所描述的，实现具有低泄漏电流的低功率晶体管可以是有利的。然而，诸如MOSFET的当前的晶体管设计由于它们的亚阈值斜率的理论极限而可能具有限制。例如，由于从泄漏电流（例如其可以确定设备的备用功率）到导通电流（例如其可以确定设备的性能）的电流的增加的有限速率，当在低电源电压下操作MOSFET时，可以显著减少导通电流，因为它可能正在接近它的阈值电压进行操作。诸如TFET的备选设计可以提供更急剧的导通行为（例如更低的亚阈值斜率）。然而，由于对于外来的沟道材料的需要、对于这样的外来的沟道材料上的低缺陷密度的需要和/或对于使用这样的外来的材料制造薄晶体管体的需要导致这样的设计可能难以实现和制造。本文中讨论的示例晶体管可以提供更急剧的导通行为和使用常规材料的优势。例如，本文中讨论的晶体管可以提供低泄漏，这可本文档来自技高网...

【技术保护点】
一种晶体管，包括：布置在源极和漏极之间的沟道，其中所述源极和所述漏极包括第一极性；邻近所述沟道的栅极；以及布置在所述源极和源极触点之间的费米滤波器，其中所述费米滤波器包括与所述第一极性互补的第二极性，并且其中所述费米滤波器和所述源极包括在它们之间的、具有距所述栅极的横向距离的隧道结。

【技术特征摘要】
【国外来华专利技术】1.一种晶体管，包括：布置在源极和漏极之间的沟道，其中所述源极和所述漏极包括第一极性；邻近所述沟道的栅极；以及布置在所述源极和源极触点之间的费米滤波器，其中所述费米滤波器包括与所述第一极性互补的第二极性，并且其中所述费米滤波器和所述源极包括在它们之间的、具有距所述栅极的横向距离的隧道结。2.如权利要求1所述的晶体管，其中所述隧道结包括异质结。3.如权利要求2所述的晶体管，其中所述源极包括N+掺杂硅并且所述费米滤波器包括锗或锡化锗中的至少一个。4.如权利要求2所述的晶体管，其中所述源极包括P+掺杂硅并且所述费米滤波器包括砷化铟或锑化铟中的至少一个。5.如权利要求2所述的晶体管，其中所述源极包括N+掺杂砷化铟镓或N+掺杂砷化铟中的至少一个，并且所述费米滤波器包括硅或锑化镓中的至少一个。6.如权利要求2所述的晶体管，其中所述源极包括P+掺杂锑化镓并且所述费米滤波器包括砷化铟或砷化铟镓中的至少一个。7.如权利要求1所述的晶体管，其中所述隧道结包括同质结。8.如权利要求7所述的晶体管，其中所述沟道、所述源极和所述漏极包括硅。9.如权利要求8所述的晶体管，其中所述源极和所述费米滤波器包括具有不小于1018cm-3的掺杂剂浓度的重掺杂硅。10.如权利要求1所述的晶体管，其中从所述栅极到所述隧道结的所述横向距离包括不小于5纳米并且不大于20纳米的距离。11.如权利要求1所述的晶体管，其中所述晶体管包括平面晶体管结构、双栅晶体管结构、鳍式FET晶体管结构或纳米线晶体管结构中的至少一个。12.如权利要求1所述的晶体管，其中所述源极、所述沟道和所述漏极包括硅，其中所述隧道结包括异质结，并且其中所述费米滤波器包括锗、锡化锗、砷化铟或锑化铟中的至少一个。13.一种晶体管，包括：布置在源极和漏极之间的沟道，其中所述源极和所述漏极包括第一极性，并且其中所述沟道、所述源极和所述漏极包括硅；布置在所述沟道之上的栅极；以及布置在所述源极和源极触点之间的费米滤波器，其中所述费米滤波器包括与所述第一极性互补的第二极性，并且其中所述费米滤波器和所述源极包括在它们之间的、具有距所述栅极的横向距离的隧道异质结。14.如权利要求13所述的晶体管，其中所述源极包括N+掺杂硅并且所述费米滤波器包括锗或锡化锗中的至少一个。15.如权利要求13所述的晶体管，其中所述源极包括P+掺杂硅并且所述费米滤波器包括砷化铟或锑化铟中的至少...

【专利技术属性】
技术研发人员：UE阿夫西，IA扬，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国,US