一种免时钟同步的芯片数据传输方法、系统及电子设备技术方案

本申请涉及一种免时钟同步的芯片数据传输方法、系统及电子设备。所述传输方法包括：步骤a：发送端将待发送数据打包成数据块，并通过数据传输线将所述数据块传输至接收端；其中，所述数据块中包括训练比特串和数据比特流；步骤b：接收端接收所述数据块，并通过解码器获取数据块中的训练比特串，根据所述训练比特串分别获取数据块起始位置以及比特位时域长度；步骤c：根据所述数据块起始位置以及比特位时域长度对数据比特流进行解码。本申请通过发送端将待发送数据打包成包括训练比特串的数据块，接收端接收到数据块后，根据训练比特串获取发送端的比特位时间宽度并以此作为依据对数据块中的数据比特流进行解码，实现单数据线传输的目的。

【技术实现步骤摘要】
一种免时钟同步的芯片数据传输方法、系统及电子设备
本申请涉及芯片数据传输
，特别涉及一种免时钟同步的芯片数据传输方法、系统及电子设备。
技术介绍
管脚(Pin)即从芯片(集成电路)内部电路引出与外围电路的接线，是芯片上的稀缺资源。在芯片的调试排错过程中往往需要将内部数据输出，而占用尽量少的管脚以实现数据输出的技术具有重要的应用优势。现有的数据传输方式都是通过时钟信号对数据进行同步采样后输出。该据传输方式至少需要占用两根管脚，一根管脚用于时钟信号，另一根管脚用于数据传输(例如，目前常用的芯片通讯协议I2C和SPI，以及MIPI中使用的LVCOMS都是使用两根或两根以上的管脚)，造成接口电路复杂的弊端，并存在成本高、使用不方便等问题。而如果仅使用一根管脚，在高速大量数据传输情况下需要克服采样时钟信号抖动和数据传输端吞吐率不连续的问题。
技术实现思路
本申请提供了一种免时钟同步的芯片数据传输方法、系统及电子设备，旨在至少在一定程度上解决现有技术中的上述技术问题之一。为了解决上述问题，本申请提供了如下技术方案：一种免时钟同步的芯片数据传输方法，包括：步骤a：发送端将待发送数据打包成数据块，并通过数据传输线将所述数据块传输至接收端；其中，所述数据块中包括训练比特串和数据比特流；步骤b：接收端接收所述数据块，并通过解码器获取数据块中的训练比特串，根据所述训练比特串分别获取数据块起始位置以及比特位时域长度；步骤c：根据所述数据块起始位置以及比特位时域长度对数据比特流进行解码。本申请实施例采取的技术方案还包括：在所述步骤a中，所述数据块包括头信息和尾信息，所述头信息分别包括训练比特串和数据长度信息，所述尾信息分别包括数据校验码和结束特征比特串。本申请实施例采取的技术方案还包括：在所述步骤b中，所述获取数据块中的训练比特串具体为：通过解码器自身的采样时钟信号对数据块进行采样，并在采样数据中搜寻训练比特串。本申请实施例采取的技术方案还包括：在所述步骤b中，所述根据训练比特串分别获取数据块起始位置以及比特位时域长度具体为：根据训练比特串计算数据比特流所占的采样时钟脉冲个数，根据所述采样时钟脉冲个数获取比特位时域长度。本申请实施例采取的技术方案还包括：所述步骤c后还包括：步骤c1：判断解码获取的数据长度是否与头信息中的数据长度信息一致，如果一致，执行步骤c2；如果不一致，重新执行步骤c；步骤c2：验证所述尾信息的数据校验码，并判断数据校验码验证是否成功，如果数据校验码验证成功，表示数据比特流解码正确；如果数据校验码验证失败，表示数据比特流解码错误。本申请实施例采取的技术方案还包括：所述步骤c后还包括：判断是否检测到尾信息中的结束特征比特串，如果检测到结束特征比特串，数据比特流解码结束；如果没有检测到结束特征比特串，则重新执行步骤c。本申请实施例采取的另一技术方案为：一种免时钟同步的芯片数据传输系统，包括发送端、数据传输线和接收端：所述发送端用于将待发送数据打包成数据块，并通过所述数据传输线将所述数据块传输至接收端；其中，所述数据块中包括训练比特串和数据比特流；所述接收端包括解码器，并通过解码器对所述数据块解码，所述解码器包括：训练比特串获取单元：用于获取所接收到的数据块中的训练比特串；数据获取单元：用于根据所述训练比特串分别获取数据块起始位置以及比特位时域长度；解码单元：用于根据所述数据块起始位置以及比特位时域长度对数据比特流进行解码。本申请实施例采取的技术方案还包括：所述数据块包括头信息和尾信息，所述头信息分别包括训练比特串和数据长度信息，所述尾信息分别包括数据校验码和结束特征比特串。本申请实施例采取的技术方案还包括：所述解码器还包括采样单元，所述采样单元用于通过解码器自身的采样时钟信号对数据块进行采样，所述训练比特串获取单元在采样数据中搜寻训练比特串。本申请实施例采取的技术方案还包括：所述数据获取单元根据训练比特串分别获取数据块起始位置以及比特位时域长度具体为：根据训练比特串计算数据比特流所占的采样时钟脉冲个数，根据所述采样时钟脉冲个数获取比特位时域长度。本申请实施例采取的技术方案还包括：其特征在于，所述解码器还包括：长度判断单元：用于判断解码获取的数据长度是否与头信息中的数据长度信息一致，如果一致，通过数据校验单元检测解码是否正确；如果不一致，通过解码单元重新解码数据比特流；数据校验单元：用于验证所述尾信息的数据校验码，并判断数据校验码验证是否成功，如果数据校验码验证成功，表示数据比特流解码正确；如果数据校验码验证失败，表示数据比特流解码错误。本申请实施例采取的技术方案还包括：所述解码器还包括：结束特征检测单元：用于判断是否检测到尾信息中的结束特征比特串，如果检测到结束特征比特串，数据比特流解码结束；如果没有检测到结束特征比特串，通过解码单元重新解码数据比特流。本申请实施例采取的又一技术方案为：一种电子设备，包括：至少一个处理器；以及与所述至少一个处理器通信连接的存储器；其中，所述存储器存储有可被所述一个处理器执行的指令，所述指令被所述至少一个处理器执行，以使所述至少一个处理器能够执行上述的免时钟同步的芯片数据传输方法的以下操作：步骤a：发送端将待发送数据打包成数据块，并通过数据传输线将所述数据块传输至接收端；其中，所述数据块中包括训练比特串和数据比特流；步骤b：接收端接收所述数据块，并通过解码器获取数据块中的训练比特串，根据所述训练比特串分别获取数据块起始位置以及比特位时域长度；步骤c：根据所述数据块起始位置以及比特位时域长度对数据比特流进行解码。相对于现有技术，本申请实施例产生的有益效果在于：本申请实施例的免时钟同步的芯片数据传输方法、系统及电子设备通过发送端将待发送数据打包成包括训练比特串的数据块，接收端通过解码器在每个数据块的开始部分重新计算数据块和解码器本地的采样时钟信号之间的相对时间信息，从而避免非同步通信因传输时间长而累积的误差；接收端接收到数据块后，根据训练比特串获取发送端的比特位时间宽度并以此作为依据对数据块中的数据比特流进行解码，从而实现单数据线传输的目的。附图说明图1是本申请第一实施例的免时钟同步的芯片数据传输方法的流程图；图2是本申请第二实施例的免时钟同步的芯片数据传输方法的流程图；图3为本申请实施例的数据块示意图；图4为本申请实施例的免时钟同步的芯片数据传输系统的结构示意图；图5是本申请实施例提供的免时钟同步的芯片数据传输方法的硬件设备结构示意图。具体实施方式为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本申请，并不用于限定本申请。请参阅图1，是本申请第一实施例的免时钟同步的芯片数据传输方法的流程图。本申请第一实施例的免时钟同步的芯片数据传输方法包括以下步骤：步骤a：发送端将待发送数据打包成数据块，并通过数据传输线将所述数据块传输至接收端；其中，所述数据块中包括训练比特串和数据比特流；步骤b：接收端接收所述数据块，并通过解码器获取数据块中的训练比特串，根据所述训练比特串分别获取数据块起始位置以及比特位时域长度；步骤c：根据所述数据块起始位置以及比特位时域长度对数据比特流进行解码。请参阅本文档来自技高网...

【技术保护点】
一种免时钟同步的芯片数据传输方法，其特征在于，包括：步骤a：发送端将待发送数据打包成数据块，并通过数据传输线将所述数据块传输至接收端；其中，所述数据块中包括训练比特串和数据比特流；步骤b：接收端接收所述数据块，并通过解码器获取数据块中的训练比特串，根据所述训练比特串分别获取数据块起始位置以及比特位时域长度；步骤c：根据所述数据块起始位置以及比特位时域长度对数据比特流进行解码。

【技术特征摘要】
1.一种免时钟同步的芯片数据传输方法，其特征在于，包括：步骤a：发送端将待发送数据打包成数据块，并通过数据传输线将所述数据块传输至接收端；其中，所述数据块中包括训练比特串和数据比特流；步骤b：接收端接收所述数据块，并通过解码器获取数据块中的训练比特串，根据所述训练比特串分别获取数据块起始位置以及比特位时域长度；步骤c：根据所述数据块起始位置以及比特位时域长度对数据比特流进行解码。2.根据权利要求1所述的免时钟同步的芯片数据传输方法，其特征在于，在所述步骤a中，所述数据块包括头信息和尾信息，所述头信息分别包括训练比特串和数据长度信息，所述尾信息分别包括数据校验码和结束特征比特串。3.根据权利要求2所述的免时钟同步的芯片数据传输方法，其特征在于，在所述步骤b中，所述获取数据块中的训练比特串具体为：通过解码器自身的采样时钟信号对数据块进行采样，并在采样数据中搜寻训练比特串。4.根据权利要求3所述的免时钟同步的芯片数据传输方法，其特征在于，在所述步骤b中，所述根据训练比特串分别获取数据块起始位置以及比特位时域长度具体为：根据训练比特串计算数据比特流所占的采样时钟脉冲个数，根据所述采样时钟脉冲个数获取比特位时域长度。5.根据权利要求2至4任一项所述的免时钟同步的芯片数据传输方法，其特征在于，所述步骤c后还包括：步骤c1：判断解码获取的数据长度是否与头信息中的数据长度信息一致，如果一致，执行步骤c2；如果不一致，重新执行步骤c；步骤c2：验证所述尾信息的数据校验码，并判断数据校验码验证是否成功，如果数据校验码验证成功，表示数据比特流解码正确；如果数据校验码验证失败，表示数据比特流解码错误。6.根据权利要求5所述的免时钟同步的芯片数据传输方法，其特征在于，所述步骤c后还包括：判断是否检测到尾信息中的结束特征比特串，如果检测到结束特征比特串，数据比特流解码结束；如果没有检测到结束特征比特串，则重新执行步骤c。7.一种免时钟同步的芯片数据传输系统，其特征在于，包括发送端、数据传输线和接收端：所述发送端用于将待发送数据打包成数据块，并通过所述数据传输线将所述数据块传输至接收端；其中，所述数据块中包括训练比特串和数据比特流；所述接收端包括解码器，并通过解码器对所述数据块解码，所述解码器包括：训练比特串获取单元：用于获取所接收到的数据块中的训练比特串；数据获取单元：用于根据所述训练比特串分别获取数据块...

【专利技术属性】
技术研发人员：李五文，吴语棋，
申请(专利权)人：深圳探科技术有限公司，
类型：发明
国别省市：广东,44