数模转换器参数测试系统及方法技术方案

本发明专利技术公开了一种数模转换器参数测试系统，包括可编程模块、与所述可编程模块相连的待测数模转换器、与所述待测数模转换器相连的用于测试所述待测数模转换器的静态特性参数的数字万用表及与所述待测数模转换器相连的用于测试所述待测数模转换器的动态特性参数的频谱分析仪，所述可编程模块产生一个输出数字信号和一个时钟信号至所述待测数模转换器，经过所述待测数模转换器的数模转换将所述输出数字信号转换为模拟信号，所述时钟信号的采样时钟频率为量化前模拟信号的两倍以上。本发明专利技术还公开了一种数模转换器参数测试方法。本发明专利技术电路结构简单、容易扩展且具有极大的灵活性与方便性。

【技术实现步骤摘要】
数模转换器参数测试系统及方法
本专利技术涉及集成电路测试领域，特别是涉及一种基于FPGA的数模转换器参数测试系统及方法。
技术介绍
随着当今电子科技的高速发展，现有的集成电路的结构非常复杂、集成化高且功能也很多样化，面对电子信息技术的日益增长的需求，整个集成电路产业得到了飞速发展，数模转换器作为数字信号和模拟信号的接口电路也向高速高精度的方向不断发展。由于数模转换器的性能直接决定系统性能的好坏，因此，对数模转换器的性能参数测试显得尤为重要。模数转换器的性能参数一般包括静态特性参数和动态特性参数，静态特性参数用来确定其转换的精确度，主要包括失调误差、增益误差、积分非线性误差以及微分非线性误差等；动态特性参数用来确定其交流条件下的性能，主要包括信噪比、信号噪声和失真比、有效位数、总谐波失真以及无杂散动态范围等。在现有的大规模半导体芯片生产中，芯片测试普遍采用的是自动测试设备。自动测试设备内部信号发生装置大多采用的是直接数字频率合成器，直接数字频率合成器中的数字震荡器产生的数字信号经过数模转换器转换为高精度的模拟信号。然而，由于现有的系统结构十分复杂，使得高精度自动测试设备造价相当高昂。
技术实现思路
本专利技术的目的在于克服现有技术的不足，提供一种电路结构简单、容易扩展且具有极大的灵活性与方便性的基于FPGA的数模转换器参数测试系统及方法。本专利技术的目的是通过以下技术方案来实现的：一种数模转换器参数测试系统，包括可编程模块、与所述可编程模块相连的待测数模转换器、与所述待测数模转换器相连的用于测试所述待测数模转换器的静态特性参数的数字万用表及与所述待测数模转换器相连的用于测试所述待测数模转换器的动态特性参数的频谱分析仪，所述可编程模块产生一个输出数字信号和一个时钟信号至所述待测数模转换器，经过所述待测数模转换器的数模转换将所述输出数字信号转换为模拟信号，所述时钟信号的采样时钟频率为量化前模拟信号的两倍以上。所述可编程模块为FPGA，所述数字万用表为高精度的数字万用表。当所述数模转换器参数测试系统输入的数字信号为全“0”、全“1”或者阶梯波时，使用所述高精度的数字万用表测试输出结果并分析计算出所述待测数模转换器的静态特性参数。当所述数模转换器参数测试系统输入的数字信号为正弦波时，使用所述频谱分析仪观察输出的模拟信号的频谱图并分析出所述待测数模转换器的动态特性参数。一种数模转换器参数测试方法，包括以下步骤：输入一个数字信号至可编程模块；对所述可编程模块进行编程后，产生一个输出数字信号和一个时钟信号至待测数模转换器；经过所述待测数模转换器的数模转换将所述输出数字信号转换为模拟信号；以及当输入的数字信号为全“0”、全“1”或者阶梯波时，使用数字万用表测试输出结果并分析计算出所述待测数模转换器的静态特性参数；当输入的数字信号为正弦波时，使用频谱分析仪观察输出的模拟信号的频谱图并分析出所述待测数模转换器的动态特性参数。所述可编程模块为FPGA，所述数字万用表为高精度的数字万用表。所述时钟信号的采样时钟频率为量化前模拟信号的两倍以上。本专利技术的有益效果是：电路结构简单、容易扩展且具有极大的灵活性与方便性。附图说明图1为本专利技术数模转换器参数测试系统的系统架构图；图2为本专利技术数模转换器参数测试方法的方法流程图；图3为本专利技术数模转换器参数测试系统及方法中输入的数字信号为正弦波的正弦波产生流程图。具体实施方式下面结合附图进一步详细描述本专利技术的技术方案，但本专利技术的保护范围不局限于以下所述。如图1所示，图1为本专利技术数模转换器参数测试系统的系统架构图，本专利技术数模转换器参数测试系统包括可编程模块、与可编程模块相连的待测数模转换器、与待测数模转换器相连的用于测试待测数模转换器的静态特性参数的数字万用表及与待测数模转换器相连的用于测试待测数模转换器的动态特性参数的频谱分析仪。其中，可编程模块为FPGA(Field－ProgrammableGateArray，现场可编程门阵列)，数字万用表为高精度的数字万用表。在对可编程模块进行编程后，可以产生一个输出数字信号和一个同步的低噪时钟信号至待测数模转换器，时钟信号的采样时钟频率为量化前模拟信号的两倍以上；经过待测数模转换器的数模转换将输出数字信号转换为模拟信号；当数模转换器参数测试系统输入的数字信号为全“0”、全“1”或者阶梯波时，使用高精度的数字万用表测试输出结果并分析计算出待测数模转换器的静态特性参数；当数模转换器参数测试系统输入的数字信号为正弦波时，使用频谱分析仪观察输出的模拟信号的频谱图并分析出待测数模转换器的动态特性参数。如图2所示，图2为本专利技术数模转换器参数测试方法的方法流程图，本专利技术数模转换器参数测试方法包括以下步骤：步骤一，输入一个数字信号至可编程模块；其中，输入的数字信号为全“0”、全“1”、阶梯波或者正弦波。步骤二，对可编程模块进行编程后，产生一个输出数字信号和一个同步的低噪时钟信号至待测数模转换器；其中，时钟信号的采样时钟频率为量化前模拟信号的两倍以上。步骤三，经过待测数模转换器的数模转换将输出数字信号转换为模拟信号。步骤四，当输入的数字信号为全“0”、全“1”或者阶梯波时，使用高精度的数字万用表测试输出结果并分析计算出待测数模转换器的静态特性参数；当输入的数字信号为正弦波时，使用频谱分析仪观察输出的模拟信号的频谱图并分析出待测数模转换器的动态特性参数。请参阅图3，图3为本专利技术数模转换器参数测试系统及方法中输入的数字信号为正弦波的正弦波产生流程图。A模块为地址计数器，用来读取B模块ROM表格中存放的时间点；B模块ROM表格中存放1/4周期内时间点的存储数值；C模块为读取B模块中时间的进一步数据处理，用来计算每个时间点中包含了多少个系统时钟周期，同时解决正弦波频率不同时的问题；D模块为定时器，E模块为累加器，D模块定时器用来实现在所确定的时间点到时，给E模块累加器一个信号，使之进行输出；E模块用来实现最后的输出为累加信号，即阶梯的数字化正弦波。当A模块地址计数器读出一个B模块ROM表格内存放的一个时间点后停止计数，读出的时间点送给C模块进行数据处理，此模块计算出在所需条件下要经过所接FPGA芯片下M个系统时钟周期，将之送给D模块定时器，D模块定时器以系统时钟频率为参考，进行实时计时，待定时到了之后，送信号给E模块累加器，累加器在前一个输出数据量的基础上继续输出，即可输出数字化的正弦波。当需要输入的数字信号为阶梯波时，B模块ROM表格内将存放不同的数据，其余流程同图3中正弦波产生的流程。当需要输入的数字信号为全“0”时，将待测数模转换器的输入端接地，当需要输入的数字信号为全“1”时，将待测数模转换器的输入端接电源。本专利技术数模转换器参数测试系统及方法与现有技术相比，具有以下优点：基于FPGA配合相应外围电路，实现一个数字信号发生器，电路结构简单、容易扩展且具有极大的灵活性与方便性。综上所述，本专利技术数模转换器参数测试系统及方法，电路结构简单、容易扩展且具有极大的灵活性与方便性。本文档来自技高网...

【技术保护点】
一种数模转换器参数测试系统，其特征在于：所述数模转换器参数测试系统包括可编程模块、与所述可编程模块相连的待测数模转换器、与所述待测数模转换器相连的用于测试所述待测数模转换器的静态特性参数的数字万用表及与所述待测数模转换器相连的用于测试所述待测数模转换器的动态特性参数的频谱分析仪，所述可编程模块产生一个输出数字信号和一个时钟信号至所述待测数模转换器，经过所述待测数模转换器的数模转换将所述输出数字信号转换为模拟信号，所述时钟信号的采样时钟频率为量化前模拟信号的两倍以上。

【技术特征摘要】
1.一种数模转换器参数测试系统，其特征在于：所述数模转换器参数测试系统包括可编程模块、与所述可编程模块相连的待测数模转换器、与所述待测数模转换器相连的用于测试所述待测数模转换器的静态特性参数的数字万用表及与所述待测数模转换器相连的用于测试所述待测数模转换器的动态特性参数的频谱分析仪，所述可编程模块产生一个输出数字信号和一个时钟信号至所述待测数模转换器，经过所述待测数模转换器的数模转换将所述输出数字信号转换为模拟信号，所述时钟信号的采样时钟频率为量化前模拟信号的两倍以上。2.根据权利要求1所述的数模转换器参数测试系统，其特征在于：所述可编程模块为FPGA，所述数字万用表为高精度的数字万用表。3.根据权利要求2所述的数模转换器参数测试系统，其特征在于：当所述数模转换器参数测试系统输入的数字信号为全“0”、全“1”或者阶梯波时，使用所述高精度的数字万用表测试输出结果并分析计算出所述待测数模转换器的静态特性参数。4.根据权利要求2所述的数模转换器参数...

【专利技术属性】
技术研发人员：宋涛，
申请(专利权)人：成都锐成芯微科技股份有限公司，
类型：发明
国别省市：四川,51