能隙参考电路制造技术

一种能隙参考电路，包含一第一运算放大器，一第二运算放大器，一第一电流源，一第二电流源，一第三电流源，一第一双极性晶体管，一第二双极性晶体管，一反馈元件，一第一电阻，以及一第二电阻。该第一电阻耦接于该第二运算放大器的一输入和该第一双极性晶体管的一基极之间。该第二电阻耦接于该第一双极性晶体管的该基极和该第二双极性晶体管的该基极之间。该第一至该第二运算放大器和该第一至该第三电流源构成一负反馈回路，使得该等运算放大器的输入端电压实质上相同。

【技术实现步骤摘要】
能隙参考电路
本专利技术涉及一种能隙参考电路。
技术介绍
能隙参考电路用于产生准确的输出电压和输出电流。能隙参考电路所产生的输出电压和电流较免于工艺、供应电源和温度变化的影响。因此，能隙参考电路可广泛使用于各种的模拟电路和数字电路中，这些电路在运作时需要准确的参考电压。图1例示一常见的能隙参考电路100。参照图1，该能隙参考电路100包含PMOS晶体管M1，M2和M3，一运算放大器OP，电阻R1和R2以及双极性晶体管(bipolartransistor)Q1、Q2和Q3。当忽略基极电流时，该能隙参考电路100的输出电压VOUT可以表示为:其中，VEB3为双极性晶体管Q3的发射极-基极间电压差，VT为室温时的热电压(thermalvoltage)，N为双极性晶体管Q2的电流密度和双极性晶体管Q1的电流密度的比例。如公式(1)所示，在调整电阻R2和R1的阻值比例后，该能隙参考电路100可以提供具有零温度系数的稳定输出电压VOUT。该电压VOUT的电压电平约为1.25V，接近于硅能隙(energygap)的电子伏(electronvolt)，亦即，硅能隙参考电压。然而，为了能广泛的使用于不同的应用中，能隙参考电路可能需要输出不同的电压电平。
技术实现思路
本专利技术的目的之一在于提供一种能隙参考电路，以提供一参考电流和一参考电压。依据本专利技术一实施例，该能隙参考电路包含有一第一运算放大器，一第二运算放大器，一第一电流源，一第二电流源，一第三电流源，一第一双极性晶体管，一第二双极性晶体管，一第一反馈晶体管，一第一电阻，和一第二电阻。该第一运算放大器具有一第一输入，一第二输入和一第一输出。该第二运算放大器具有一第三输入，一第四输入和一第二输出。该第一电流源耦接于一供应电源节点和该第一运算放大器的该第一输入之间。该第二电流源耦接于该供应电源节点和该第一运算放大器的该第二输入之间。该第三电流源耦接于该供应电源节点和该第二运算放大器的该第三输入之间。该第一双极性晶体管具有一基极，具有耦接至该第一电流源的一发射极，和具有耦接至一接地节点的一集电极。该第二双极性晶体管具有一基极，具有耦接至该第二电流源的一发射极，和具有耦接至该接地节点的一集电极。该第一电阻耦接于该第二运算放大器的该第三输入和该第一双极性晶体管的该基极之间。该第一反馈元件耦接于该第三电流源和该第二双极性晶体管的该基极之间，该第一反馈元件由该第二运算放大器的该第二输出所控制。该第二电阻耦接于该第一双极性晶体管的该基极和该第二双极性晶体管的该基极之间。该第二运算放大器的该第四输入耦接至该第一运算放大器的该第一输入和该第一运算放大器的该第二输入两者中的其中一个。附图说明图1例示一常见的能隙参考电路。图2显示结合本专利技术一实施例的能隙参考电路的电路图。图3显示结合本专利技术另一实施例的能隙参考电路的电路图。图4显示结合本专利技术又一实施例的能隙参考电路的电路图。图5显示结合本专利技术再一实施例的能隙参考电路的电路图。【符号说明】100能隙参考电路200能隙参考电路22电流源单元300能隙参考电路32电流源单元400能隙参考电路42电流源单元500能隙参考电路M1，M2，M3，M4PMOS晶体管MA，MB，MC反馈晶体管OP运算放大器OP1，OP2，OP3运算放大器Q1，Q2，Q3双极性晶体管R1，R2，R3，R4电阻具体实施方式图2显示结合本专利技术一实施例的能隙参考电路200的电路图。如图2所示，该能隙参考电路200包含一电流源单元22，一运算放大器OP1，一运算放大器OP2，一双极性晶体管Q1，一双极性晶体管Q2，一反馈晶体管MA，一电阻R1，和一电阻R2。该电流源单元22提供多个稳定的偏压电流I1、I2和I3。在本实施例中，该电流源单元22为一电流镜配置，其由三个PMOS晶体管M1、M2和M3所组成。参照图2，该PMOS晶体管M1具有耦接至一供应电压源VDD的一源极，具有耦接至该运算放大器OP1的一输出端的一栅极，和具有耦接至该运算放大器OP1的一反相输入端的一漏极。该PMOS晶体管M2具有耦接至该供应电压源VDD的一源极，具有耦接至该运算放大器OP1的该输出端的一栅极，和具有耦接至该运算放大器OP1的一非反相输入端以及耦接至该运算放大器OP2的一反相输入端的一漏极。该PMOS晶体管M3具有耦接至该供应电压源VDD的一源极，具有耦接至该运算放大器OP1的该输出端的一栅极，和具有耦接至该运算放大器OP2的一非反相输入端的一漏极。该双极性晶体管Q1具有一基极，耦接至该运算放大器OP1的该反相输入端的一发射极，和耦接至一接地端点的一集电极。该双极性晶体管Q2具有一基极，耦接至该运算放大器OP1的该非反相输入端和耦接至该运算放大器OP2的该反相输入端的一发射极，和耦接至该接地端点的一集电极。参考图2，该反馈晶体管MA为一NMOS晶体管，其具有耦接至该运算放大器OP2的该非反相输入端的一漏极，耦接至该运算放大器OP2的一输出端的一栅极，和耦接至该双极性晶体管Q2的该基极的一源极。该电阻R1耦接于该运算放大器OP2的该非反相输入端和该双极性晶体管Q1的该基极之间。该电阻R2耦接于该双极性晶体管Q1的该基极和该双极性晶体管Q2的该基极之间。参照图2，该运算放大器OP1和该电流源单元22构成一第一负反馈回路，使得输入端电压VD1和VD2实质上相同；而该运算放大器OP2，该反馈晶体管MA，和该电流源单元22构成一第二负反馈回路，使得输入端电压VD2和VD3实质上相同。由于该等晶体管M1、M2和M3的栅极彼此相连，该等晶体管M1、M2和M3的源极耦接至该供应电压源VDD，且该等晶体管M1、M2和M3的漏极电压实质上相同，故流过该等PMOS晶体管M1、M2和M3的电流I1、I2和I3的电流值正比于晶体管的宽长比。参照图2，电压VD1和VD3可表示为:VD1＝VREF+VEB1＝VD3＝VREF+I3A×R1(2)其中，VREF为一加总节点N1上的电压，VEB1为该双极性晶体管Q1的发射极-基极间电压差，而I3A为流过该电阻R1的电流。据此，公式(2)可重新整理为公式(3):由于该双极性晶体管Q1的发射极-基极间电压差为互补于绝对温度(ComplementaryToAbsoluteTemperatureVoltage)(亦即，CTAT电压)，因此电流I3A为CTAT电流。忽略该双极性晶体管Q1和Q2的基极电流，电压VD1和VD2可表示为:VD1＝VREF+VEB1＝VD2＝VREF+I3B×R2+VEB2(4)其中，VEB2为该双极性晶体管Q2的发射极-基极间电压差，而I3B为流过该电阻R2的电流。据此，公式(4)可重新整理为公式(5):由于电压差△VBE与绝对温度成正比(ProportionalToAbsoluteTemperature)(亦即，PTAT电压)，因此电流I3B为PTAT电流。参照图2，流过该电阻R1的CTAT电流I3A和流过该电阻R2的PTAT电流I3B在该加总节点N1上加总(忽略该双极性晶体管Q1和Q2的基极电流)。因此，藉由调整该电阻R1和该电阻R2的阻值后，该能隙参考电路200可以提供一具有零温度系数的稳定输出电流IREF。此外，藉由调整该电阻R1和该电阻R2的阻值，该能隙参本文档来自技高网...

【技术保护点】
一种能隙参考电路，包括：第一运算放大器，其具有第一输入，第二输入和第一输出；第二运算放大器，其具有第三输入，第四输入和第二输出；第一电流源，耦接于供应电源节点和该第一运算放大器的该第一输入之间；第二电流源，耦接于该供应电源节点和该第一运算放大器的该第二输入之间；第三电流源，耦接于该供应电源节点和该第二运算放大器的该第三输入之间；第一双极性晶体管，其具有基极，具有耦接至该第一电流源的发射极，和具有耦接至接地节点的集电极；第二双极性晶体管，其具有基极，具有耦接至该第二电流源的发射极，和具有耦接至该接地节点的集电极；第一电阻，耦接于该第二运算放大器的该第三输入和该第一双极性晶体管的该基极之间；第一反馈元件，耦接于该第三电流源和该第二双极性晶体管的该基极之间，该第一反馈元件由该第二运算放大器的该第二输出所控制；以及第二电阻，耦接于该第一双极性晶体管的该基极和该第二双极性晶体管的该基极之间；其中，该第二运算放大器的该第四输入耦接至该第一运算放大器的该第一输入和该第一运算放大器的该第二输入两者中的其中一个。

【技术特征摘要】
1.一种能隙参考电路，包括：第一运算放大器，其具有第一输入，第二输入和第一输出；第二运算放大器，其具有第三输入，第四输入和第二输出；第一电流源，耦接于供应电源节点和该第一运算放大器的该第一输入之间；第二电流源，耦接于该供应电源节点和该第一运算放大器的该第二输入之间；第三电流源，耦接于该供应电源节点和该第二运算放大器的该第三输入之间；第一双极性晶体管，其具有基极，具有耦接至该第一电流源的发射极，和具有耦接至接地节点的集电极；第二双极性晶体管，其具有基极，具有耦接至该第二电流源的发射极，和具有耦接至该接地节点的集电极；第一电阻，耦接于该第二运算放大器的该第三输入和该第一双极性晶体管的该基极之间；第一反馈元件，耦接于该第三电流源和该第二双极性晶体管的该基极之间，该第一反馈元件由该第二运算放大器的该第二输出所控制；以及第二电阻，耦接于该第一双极性晶体管的该基极和该第二双极性晶体管的该基极之间；其中，该第二运算放大器的该第四输入耦接至该第一运算放大器的该第一输入和该第一运算放大器的该第二输入两者中的其中一个。2.如权利要求1所述的能隙参考电路，还包括：第三电阻，耦接于该第一双极性晶体管的该基极和该接地节点之间。3.如权利要求1所述的能隙参考电路，还包括：第四电流源，耦接至该供应电源节点；其中，该第四电流源配置以复制流过该第三电流源的电流。4.如权利要求3所述的能隙参考电路，还包括：第四电阻，耦接于该第四电流源和该接地节点之间。...

【专利技术属性】
技术研发人员：刘建兴，
申请(专利权)人：晶豪科技股份有限公司，
类型：发明
国别省市：中国台湾,71