外延碳化硅单晶晶片的制造方法技术

提供一种制造外延碳化硅单晶晶片的方法，该外延碳化硅单晶晶片是在偏斜角度小的碳化硅单晶基板上具有高品质且基底面位错少的碳化硅单晶薄膜而成的。所述制造方法是通过热CVD法在碳化硅单晶基板上使碳化硅外延生长来制造外延碳化硅单晶晶片，所述制造方法的特征在于，在外延生长炉内流入蚀刻气体，对碳化硅单晶基板的表面预先进行蚀刻以使得算术平均粗糙度Ra值达到0.5nm以上且3.0nm以下，然后开始外延生长，将碳化硅单晶基板的表面处的基底面位错的95％以上变换成贯通刃状位错。

The manufacturing method of epitaxial SiC monocrystalline wafer

A method for manufacturing epitaxy silicon carbide single crystal wafers is provided. The epitaxial silicon carbide single crystal wafer is made of silicon carbide single crystal thin film with high quality and small base surface dislocation on the silicon carbide single crystal substrate with small inclination angle. The manufacturing method is by thermal CVD method in single crystal silicon carbide substrate made of silicon carbide epitaxial growth of epitaxial silicon single crystal wafer manufacturing, characterized in that the manufacturing method, in the epitaxial growth furnace into the etching gas, the surface of silicon carbide single crystal substrate pre etching to make the arithmetic mean roughness value reached more than 0.5nm and Ra the following 3.0nm, and then began to epitaxial growth, the basal plane dislocations at the surface of the silicon carbide single crystal substrate 95% is transformed into threading edge dislocations.

【技术实现步骤摘要】
【国外来华专利技术】外延碳化硅单晶晶片的制造方法
本专利技术涉及外延碳化硅单晶晶片的制造方法。
技术介绍
碳化硅(SiC)的耐热性以及机械强度优良，物理、化学上稳定，因此作为耐环境性半导体材料受到瞩目。而且，近年来，作为高频高耐压电子器件等的基板，对SiC单晶基板的需求增高。在使用SiC单晶基板制作电力器件、高频器件等的情况下，一般是：通常在基板上利用被称为热CVD法(热化学蒸镀法)的方法使SiC薄膜外延生长，或者通过离子注入法直接注入掺杂物。但是，在后者的情况下，由于在注入后需要进行高温下的退火，因此多采用利用外延生长来进行薄膜形成。在此，作为在SiC外延膜上存在的外延缺陷，有三角形缺陷、胡萝卜型缺陷、彗星型缺陷等，这些缺陷被已知作为所谓的杀伤缺陷而使器件的特性变差。另外，近年来，外延膜中的基底面位错被视为对器件特性产生影响而成为问题。关于该基底面位错，已知的是，在SiC单晶基板中存在的基底面位错的一部分会向外延生长层延续，但通常分解成2个部分位错，在其之间伴随着层叠缺陷(参考非专利文献1)。另外，在器件内部存在该层叠缺陷时，由于对可靠性带来不良影响(参考非专利文献2)，因此外延生长层内的基底面位错的降低成为重要的课题。图1是在SiC单晶基板中存在的基底面位错的示意图，符号1表示基底面位错。在这样的SiC单晶基板上开始SiC的外延生长时，与位错在基底面上(b方向)发展相比，位错在外延生长方向(a方向)上发展的话，自身所具有的弹性能量缩小(位错的长度缩短)，因此容易变换成柏氏矢量相等的刃状位错。其结果是，一般来说SiC单晶基板的基底面位错的90～93％左右会在基板/外延膜界面处被变换成贯通刃状位错。但是，例如，相对于(0001)面具有4°的偏斜角度的4°偏斜基板中的基底面位错密度为4000个/cm2左右，因此没有发生变换而以7～10％左右残留(延续)在外延膜中的基底面位错密度达到280～400/cm2左右。另一方面，器件的电极的尺寸目前达到大约2～3mm见方以上，因此在一个器件中包括至少10个基底面位错，成为降低器件特性以及成品率的主要原因。降低基底面位错密度的有效方法是更进一步缩小基板的偏斜角度，但在基板上存在的台阶的数目减少，因此在外延生长时难以引起所谓台阶流动(stepflow)生长。其结果是，上述杀伤缺陷增加，由此产生的器件特性和成品率的劣化成为问题。因此，虽然是今后期待应用于器件中的外延SiC单晶晶片，但需要进一步提高从基底面位错向贯通刃状位错的变换效率，降低从基板向外延生长层延续的基底面位错，并且抑制杀伤缺陷的增加。如上所述，也存在进一步缩小基板的偏斜角度而降低基底面位错密度的方法，但在现有的技术中，为了将杀伤缺陷抑制在器件实用水平，以使用4°偏斜左右的基板为界限，其结果是：在外延膜中残存的基底面位错的降低变得不充分，发生器件特性的劣化和成品率的降低。再者，将SiC单晶基板用熔融KOH进行蚀刻，在其上进行外延生长，由此该基板的基底面位错变换成贯通刃状位错(参考非专利文献3)。但是，这样的方法中，SiC单晶基板的蚀刻与SiC的外延生长需要分别进行，处理变烦杂，除此以外，由于通过熔融KOH形成深的蚀刻痕，因此在之后的外延生长中也残留该痕，不能得到平滑的表面。另外，难以充分地提高从外延生长层与SiC单晶基板的界面处的基底面位错向贯通刃状位错的变换效率。专利文献1中公开了如下方法：在碳化硅单晶基板上形成由碳化硅单晶薄膜制成且表面粗糙度的Ra值为0.5nm以上且1.0nm以下的至少一个阻止层，抑制缺陷的发生。专利文献1公开了通过将表面粗糙度的Ra值设定为上述范围内，增加进入台阶的原子的数目，促进台阶流动。但是，专利文献1中既没有公开也没有教示有关碳化硅单晶基板的蚀刻与基底面位错的减少的关系。另外，专利文献1中没有对基底面位错变换成贯通刃状位错的变换率进行定量评价。专利文献2中公开了如下工序：在氢蚀刻处理后的碳化硅单晶基板的表面上，使由碳化硅晶体制成的缓冲层外延生长而形成缓冲层，对上述缓冲层的表面进行氢蚀刻处理，在上述缓冲层的表面上使碳化硅晶体外延生长而形成加工层。还公开了：通过上述形成缓冲层工序，来自碳化硅单晶基板的基底面缺陷的传播被抑制，通过在氢蚀刻处理后的缓冲层的表面上形成加工层，可以形成下述加工层：由上述碳化硅单晶基板引起的基底面位错的传播被进一步减低了，并且由上述缓冲层引起的缺陷也被降低了。但是，专利文献2中公开的制造方法中，在省略了缓冲层的氢蚀刻的情况下，半导体基板的生产的成品率有可能降低。专利文献3中公开了一种碳化硅晶块的制造方法，相对于(0001)面而言<11-20>方向或<1-100>方向中的任意一个的偏斜角方向上的偏斜角为0.1°以上且10°以下，在由单晶碳化硅制成的基底基板上形成碳化硅层。但是，专利文献3中既没有公开也没有教示有关上述基底基板的蚀刻与基底面位错的减少的关系。另外，专利文献3中没有对基底面位错变换成贯通刃状位错的变换率进行定量的评价。现有技术文献专利文献专利文献1：日本特开2008-74664号公报专利文献2：日本特开2009-218575号公报专利文献3：日本特开2012-240892号公报非专利文献非专利文献1：X.J.Ning等人:JournalofAmericanCeramicsSoc.Vol.80(1997)p.1645.非专利文献2：H.Fujiwara等人:AppliedPhysicsLettersVol.87(2005)051912非专利文献3：Z.Zhang等人:AppliedPhysicsLetters.Vol.87151913(2005)
技术实现思路
专利技术要解决的问题本专利技术提供一种外延SiC单晶晶片的制造方法，其能够得到在使用了实用的偏斜角度的SiC单晶基板的外延生长中也将在外延生长层中残存的基底面位错降低了的具有高品质外延膜的外延SiC单晶晶片。用于解决问题的手段本专利技术者们为了解决上述问题，进行了深入的研究，结果发现：通过热CVD法在SiC单晶基板上使SiC外延生长来制造外延SiC单晶晶片时，按照如下的方式能够降低在外延生长层中残存的基底面位错。即，在外延生长前在生长炉内流入蚀刻气体，对SiC单晶基板进行蚀刻，在其表面上形成以基底面位错作为起点的短台阶聚并(stepbunching)，由此使SiC单晶基板的表面的算术平均粗糙度Ra值达到规定的值后，开始外延生长，由此可以将SiC单晶基板的表面的基底面位错有效地变换成贯通刃状位错。另外，本专利技术者们发现：为了稳定地进行从上述基底面位错向贯通刃状位错的变换，通过形成规定的缓冲层，能够进一步降低基底面位错，并且抑制杀伤缺陷的增加，从而完成了本专利技术。本专利技术的主旨如下所述。(1)一种外延碳化硅单晶晶片的制造方法，其特征在于，其是下述的方法：在外延生长炉内流入硅系材料气体以及碳系材料气体，通过热CVD法在碳化硅单晶基板上使碳化硅外延生长而制造外延碳化硅单晶晶片，其中，在开始外延生长前，在外延生长炉内流入蚀刻气体，对碳化硅单晶基板的表面预先进行蚀刻以使得算术平均粗糙度Ra值达到0.5nm以上且3.0nm以下。(2)根据(1)所述的外延碳化硅单晶晶片的制造方法，其特征本文档来自技高网...

【技术保护点】
一种外延碳化硅单晶晶片的制造方法，其特征在于，其是下述的方法：在外延生长炉内流入硅系材料气体以及碳系材料气体，通过热CVD法在碳化硅单晶基板上使碳化硅外延生长而制造外延碳化硅单晶晶片，其中，在开始外延生长前，在外延生长炉内流入蚀刻气体，对碳化硅单晶基板的表面预先进行蚀刻以使得算术平均粗糙度Ra值达到0.5nm以上且3.0nm以下。

【技术特征摘要】
【国外来华专利技术】2015.07.29 JP 2015-1497421.一种外延碳化硅单晶晶片的制造方法，其特征在于，其是下述的方法：在外延生长炉内流入硅系材料气体以及碳系材料气体，通过热CVD法在碳化硅单晶基板上使碳化硅外延生长而制造外延碳化硅单晶晶片，其中，在开始外延生长前，在外延生长炉内流入蚀刻气体，对碳化硅单晶基板的表面预先进行蚀刻以使得算术平均粗糙度Ra值达到0.5nm以上且3.0nm以下。2.根据权利要求1所述的外延碳化硅单晶晶片的制造方法，其特征在于，在所述蚀刻后，将硅系材料气体以及碳系材料气体供给到所述外延生长炉内，在所述蚀刻后的所述碳化硅单晶基板的表面上使碳化硅外延生长而形成缓冲层，在接着在所述缓冲层上使碳化硅外延生长而形成器件工作层时，设定为比形成所述缓冲层时的所述硅系材料气体以及所述碳系材料气体的C原子数相对于Si原子数之比C/Si更高的C/Si。3.根据权利要求2所述的外延碳化硅单晶晶片的制造方法，其特征在于，以将所述C/Si设定为0.3以上且0.6以下的方式将所述硅系材料气体以及所述碳系材料气体供给到所...

【专利技术属性】
技术研发人员：蓝乡崇，伊藤涉，藤本辰雄，
申请(专利权)人：新日铁住金株式会社，
类型：发明
国别省市：日本,JP