一种半导体器件及其制备方法技术

本发明专利技术涉及一种半导体器件及其制备方法。所述方法包括：提供半导体衬底，在所述半导体衬底上形成待刻蚀材料层，所述待刻蚀材料层包括第一材料层和位于所述第一材料层下方的第二材料层；在所述待刻蚀材料层上形成具有第一窗口的掩膜层，所述第一窗口具有第一宽度，所述第一宽度小于所述待刻蚀材料层的预定刻蚀宽度；刻蚀所述第一材料层，以在所述第一材料层中形成第二窗口，所述第二窗口的宽度等于所述第一宽度；采用湿法刻蚀刻蚀所述第二材料层；去除所述掩膜层；以及对所述第一材料层进行湿法刻蚀，以使得所述第二窗口的宽度等于所述预定刻蚀宽度。该方法可以避免由于待刻蚀材料层中的端切现象而导致半导体器件失效。

A semiconductor device and its preparation method

The present invention relates to a semiconductor device and a preparation method. The method includes: providing a semiconductor substrate to be etched material layer is formed on the semiconductor substrate, the etching material layer includes a first layer and the second layer is located in the lower part of the first material layer; in the mask layer has a first etching window forming material layer, wherein the first window having a first predetermined width, etching width of the first width is less than the material to be etched layer; etching the first material layer to form a second window on the first material layer, wherein the second window width is equal to the first width by wet etching; etching the second layer of material removal; the mask layer; and etching the first layer of material, so that the second window width is equal to the predetermined etching width. This method can avoid the failure of semiconductor devices due to the end cutting phenomenon in the material layer.

【技术实现步骤摘要】
一种半导体器件及其制备方法
本专利技术涉及半导体
，具体而言涉及一种半导体器件及制备方法。
技术介绍
非易失性存储器EEPROM/FLASH具有集成度高、成本低、可在线擦出的优点，广泛应用于数据存储领域。ONO介质层具有较高的相对介电常数、高的击穿电场、低的漏电特性等优点，被广泛应用于小尺寸的非易失性存储器中。在EEPROM/FLASH工艺中，ONO介质层沉积后，通常要进行刻蚀，以将低压电路、外围电路及一些不需要ONO介质层的区域的ONO介质层刻蚀干净。目前在刻蚀ONO介质层的过程中，ONO介质层中往往会出现端切(undercut)的现象，严重时甚至会超出布局的设计，造成ONO介质层失效并进而导致半导体器件失效。因此，有必要提出一种半导体器件及其制备方法，以解决现有的技术问题。
技术实现思路
在
技术实现思路
部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本专利技术的
技术实现思路
部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。为了克服目前存在的问题，本专利技术提供了一种半导体器件的制备方法，所述方法包括：提供半导体衬底，在所述半导体衬底上形成待刻蚀材料层，所述待刻蚀材料层包括第一材料层和位于所述第一材料层下方的第二材料层；在所述待刻蚀材料层上形成具有第一窗口的掩膜层，所述第一窗口具有第一宽度，所述第一宽度小于所述待刻蚀材料层的预定刻蚀宽度；刻蚀所述第一材料层，以在所述第一材料层中形成第二窗口，所述第二窗口的宽度等于所述第一宽度；采用湿法刻蚀刻蚀所述第二材料层；去除所述掩膜层；以及对所述第一材料层进行湿法刻蚀，以使得所述第二窗口的宽度等于所述预定刻蚀宽度。根据本专利技术的半导体器件的制备方法通过在掩膜层中形成宽度小于预定刻蚀宽度的第一窗口，并且在去除掩膜层之后，通过湿法刻蚀刻蚀掉第一材料层中突出的部分，可以使得待刻蚀材料层中的刻蚀宽度等于预定刻蚀宽度，防止由于待刻蚀材料层中的端切现象而导致半导体器件失效。优选地，所述方法进一步包括使用清洗剂对所述半导体器件进行清洗。优选地，所述清洗剂包括SC1溶液。优选地，所述待刻蚀材料层为ONO介质层，其中所述第一材料层包括上层氧化物层和氮化物层，所述第二材料层包括下层氧化物层。优选地，对所述第二材料层进行湿法刻蚀的刻蚀剂为磷酸。优选地，刻蚀所述第一材料层包括：对所述上层氧化物层进行湿法刻蚀；以及对所述氮化物层进行干法刻蚀。优选地，刻蚀所述第一材料层包括对所述第一材料层进行干法刻蚀。优选地，所述掩膜层的材料为光刻胶，所述第一窗口通过光刻形成。优选地，在所述半导体上形成待刻蚀材料层包括使得所述第一材料层的厚度形成为大于预定厚度。本专利技术还提供一种半导体器件，所述半导体器件采用上述任一种方法制成。附图说明本专利技术的下列附图在此作为本专利技术的一部分用于理解本专利技术。附图中示出了本专利技术的实施例及其描述，用来解释本专利技术的原理。附图中：图1示出了根据本专利技术第一示例性实施方式的半导体器件的制备方法流程图；图2A-2F示出了图1中图示的制备方法依次实施所获得结构的剖面示意图；图3示出了根据本专利技术的第二示例性实施方式的半导体器件的制备方法流程图；以及图4A-图4G示出了图3中图示的制备方法依次实施所获得结构的剖面示意图。具体实施方式在下文的描述中，给出了大量具体的细节以便提供对本专利技术更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本专利技术可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本专利技术发生混淆，对于本领域公知的一些技术特征未进行描述。应当理解的是，本专利技术能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本专利技术的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。应当明白，当元件或层被称为“在…上”、“与…相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在…上”、“与…直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本专利技术教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。空间关系术语例如“在…下”、“在…下面”、“下面的”、“在…之下”、“在…之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在…下面”和“在…下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。在此使用的术语的目的仅在于描述具体实施例并且不作为本专利技术的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。为了彻底理解本专利技术，将在下列的描述中提出详细的结构以及步骤，以便阐释本专利技术提出的技术方案。本专利技术的较佳实施例详细描述如下，然而除了这些详细描述外，本专利技术还可以具有其他实施方式。在半导体器件的制备过程中，往往需要对沉积在半导体衬底上的介质层进行刻蚀。例如，在EEPROM/FLASH工艺中，ONO介质层沉积后，通常要进行刻蚀，以将低压电路、外围电路及一些不需要ONO介质层的区域的ONO介质层刻蚀干净。目前刻蚀ONO介质层往往都会用到湿法刻蚀。申请人发现，由于湿法刻蚀的各向同性特性，使得ONO介质层中往往会出现端切的现象，严重时甚至会超出布局的设计，造成ONO介质层失效并进而导致半导体器件失效。第一示例性实施方式为了解决目前工艺中存在的上述问题，本专利技术提供了一种半导体器件的制备方法，下面将参考图1以及图2A-图2F对本专利技术的第一示例性实施方式进行详细说明。其中，图1示出了根据本专利技术的第一优选实施方式的半导体器件的制备方法流程图；图2A-2F示出了图1中图示的制备方法依次实施所获得结构的剖面示意图。首先执行步骤S1：提供半导体衬底，在所述半导体衬底上形成待刻蚀材料层，所述待刻蚀材料层包括第一材料层和位于所述第一材料层下方的第二材料层。具体地，如图2A所示，在该步骤中，提供半导体衬底110。半导体衬底110可以是以下所提到的材料中的至少一种：未掺杂的单晶本文档来自技高网...

【技术保护点】
一种半导体器件的制备方法，其特征在于，所述方法包括：提供半导体衬底，在所述半导体衬底上形成待刻蚀材料层，所述待刻蚀材料层包括第一材料层和位于所述第一材料层下方的第二材料层；在所述待刻蚀材料层上形成具有第一窗口的掩膜层，所述第一窗口具有第一宽度，所述第一宽度小于所述待刻蚀材料层的预定刻蚀宽度；刻蚀所述第一材料层，以在所述第一材料层中形成第二窗口，所述第二窗口的宽度等于所述第一宽度；采用湿法刻蚀刻蚀所述第二材料层；去除所述掩膜层；以及对所述第一材料层进行湿法刻蚀，以使得所述第二窗口的宽度等于所述预定刻蚀宽度。

【技术特征摘要】
1.一种半导体器件的制备方法，其特征在于，所述方法包括：提供半导体衬底，在所述半导体衬底上形成待刻蚀材料层，所述待刻蚀材料层包括第一材料层和位于所述第一材料层下方的第二材料层；在所述待刻蚀材料层上形成具有第一窗口的掩膜层，所述第一窗口具有第一宽度，所述第一宽度小于所述待刻蚀材料层的预定刻蚀宽度；刻蚀所述第一材料层，以在所述第一材料层中形成第二窗口，所述第二窗口的宽度等于所述第一宽度；采用湿法刻蚀刻蚀所述第二材料层；去除所述掩膜层；以及对所述第一材料层进行湿法刻蚀，以使得所述第二窗口的宽度等于所述预定刻蚀宽度。2.根据权利要求1所述的方法，其特征在于，所述方法进一步包括使用清洗剂对所述半导体器件进行清洗。3.根据权利要求2所述的方法，其特征在于，所述清洗剂包括SC1溶液。4.根据权利要求1所述的方法，其特征在于，所述...

【专利技术属性】
技术研发人员：呼翔，施平，李强，朱建校，徐培明，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海,31