The present invention provides a semiconductor device and its manufacturing method, electronic device, the production method includes: providing a semiconductor substrate, the semiconductor substrate including low voltage devices, high voltage device area and the core area of virtual device area, gate oxide layer and a gate electrode is formed on a virtual low voltage device area, high voltage device area and the core device area, and virtual surround a gate oxide layer and a dummy gate dielectric interlayer; removal gate region of the virtual device to form a first opening, and the formation of additional oxide layer in the virtual gate oxide layer in the first opening; the removal of virtual gate low voltage device area and core device area in order to respectively form second and third openings; removal third virtual gate oxide layer in the opening, and in the third opening formed in the interface layer; in the first, second and third openings formed in high K materials Material layer and metal grid. This method can improve the performance of the device. The semiconductor devices and electronic devices have high performance.
【技术实现步骤摘要】
半导体器件及其制作方法、电子装置
本专利技术涉及半导体
,具体而言涉及一种半导体器件及其制作方法、电子装置。
技术介绍
随着半导体制程技术的发展,MOSFET(金属氧化物半导体场效应晶体管)等半导体器件的关键尺寸不断缩小,与此同时短沟道效应(SCE)越来越严重。而FinFET(鳍式场效应晶体管)器件由于在沟道电荷上具有良好的栅极控制能力,可以使器件缩小至20nm及以下技术节点。同时,为了更好地克服诸如短沟道效应等问题,后高K/金属栅极工艺以及替代栅工艺称为14nm及以下技术节点的常用工艺。在实际应用中,对于高压SOC(片上系统)芯片需要使用多IO器件(multi-IOdevice),而多IO器件需要不同厚度的栅极氧化层,这是因为各器件的阈值电压不同,例如,高阈值电压IO器件的阈值电压例如为3.3V,其相应需要较厚的栅极氧化层,低阈值电压IO器件的阈值电压例如为1.8V,其相应需要较薄的栅极氧化层,而核心(core)器件区的器件阈值电压例如为0.8V,其则需要更好的界面性能和更高的介电常数。然而目前的多IO器件(multi-IOdevice)制作流程中,低压器件的栅极氧化层多采用ALD(原子层沉积)、CVD(化学气相沉积)等工艺形成,界面质量较差,导致器件性能下降。因此,需要提出一种新的半导体器件的制作方法,以至少部分地解决上述问题。
技术实现思路
在
技术实现思路
部分中引入了一系列简化形式的概念,这将在具体实施方式部分中进一步详细说明。本专利技术的
技术实现思路
部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征,更不意味着试图确定所要求保 ...
【技术保护点】
一种半导体器件的制作方法,其特征在于,包括下述步骤:提供半导体衬底,所述半导体衬底包括低压器件区、高压器件区和核心器件区,在所述低压器件区、高压器件区和核心器件区的半导体衬底上形成虚拟栅极氧化层和虚拟栅极,以及包围所述虚拟栅极氧化层和虚拟栅极的层间介电层;去除所述高压器件区中的虚拟栅极以形成第一开口,并在所述第一开口中的虚拟栅极氧化层上形成附加氧化层;去除所述低压器件区和核心器件区中的虚拟栅极以分别形成第二开口和第三开口;去除所述第三开口中的虚拟栅极氧化层,并在所述第三开口中的半导体衬底上形成界面层;在所述第一、第二和第三开口中形成高K材料层,并在所述高K材料层上形成金属栅极。
【技术特征摘要】
1.一种半导体器件的制作方法,其特征在于,包括下述步骤:提供半导体衬底,所述半导体衬底包括低压器件区、高压器件区和核心器件区,在所述低压器件区、高压器件区和核心器件区的半导体衬底上形成虚拟栅极氧化层和虚拟栅极,以及包围所述虚拟栅极氧化层和虚拟栅极的层间介电层;去除所述高压器件区中的虚拟栅极以形成第一开口,并在所述第一开口中的虚拟栅极氧化层上形成附加氧化层;去除所述低压器件区和核心器件区中的虚拟栅极以分别形成第二开口和第三开口;去除所述第三开口中的虚拟栅极氧化层,并在所述第三开口中的半导体衬底上形成界面层;在所述第一、第二和第三开口中形成高K材料层,并在所述高K材料层上形成金属栅极。2.根据权利要求1所述的半导体器件的制作方法,其特征在于,去除所述高压器件区中的虚拟栅极以形成第一开口的步骤包括:形成遮蔽所述低压器件区和核心器件区,而暴露所述高压器件区域的第一遮蔽层;以所述第一遮蔽层为掩膜,去除所述高压器件区中的虚拟栅极。3.根据权利要求2所述的半导体器件的制作方法,其特征在于,在所述第一开口中的虚拟栅极氧化层上形成附加氧化层的步骤包括:形成覆盖所述一开口中的虚拟栅极氧化层以及所述低压器件区和核心器件区的附加氧化层;形成遮蔽所述高压器件区而暴露所述低压器件区和核心器件区的第二遮蔽层;以所述第二遮蔽层为掩膜去除所述附加氧化层位于所述低压器件区和核心器件区的第部分。4.根据权利要求3所述的半导体器件的制作方法,其特征在于,还包括:以所述第二遮蔽层为掩膜去除所述低压器件区和核心器件区的虚拟栅极,以分别形成所...
【专利技术属性】
技术研发人员:周飞,
申请(专利权)人:中芯国际集成电路制造上海有限公司,中芯国际集成电路制造北京有限公司,
类型:发明
国别省市:上海,31
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。