半导体器件及其制作方法、电子装置制造方法及图纸

技术编号:17266818 阅读:28 留言:0更新日期:2018-02-14 14:52
本发明专利技术提供一种半导体器件及其制作方法、电子装置,该制作方法包括:提供半导体衬底,所述半导体衬底包括低压器件区、高压器件区和核心器件区,在低压器件区、高压器件区和核心器件区形成虚拟栅极氧化层和虚拟栅极,以及包围虚拟栅极氧化层和虚拟栅极的层间介电层;去除高压器件区中的虚拟栅极以形成第一开口,并在第一开口中的虚拟栅极氧化层上形成附加氧化层;去除低压器件区和核心器件区中的虚拟栅极以分别形成第二开口和第三开口;去除第三开口中的虚拟栅极氧化层,并在第三开口中形成界面层;在所述第一、第二和第三开口中形成高K材料层和金属栅极。该制作方法可以提高器件性能。该半导体器件和电子装置具有较高的性能。

Semiconductor devices and their fabrication methods and electronic devices

The present invention provides a semiconductor device and its manufacturing method, electronic device, the production method includes: providing a semiconductor substrate, the semiconductor substrate including low voltage devices, high voltage device area and the core area of virtual device area, gate oxide layer and a gate electrode is formed on a virtual low voltage device area, high voltage device area and the core device area, and virtual surround a gate oxide layer and a dummy gate dielectric interlayer; removal gate region of the virtual device to form a first opening, and the formation of additional oxide layer in the virtual gate oxide layer in the first opening; the removal of virtual gate low voltage device area and core device area in order to respectively form second and third openings; removal third virtual gate oxide layer in the opening, and in the third opening formed in the interface layer; in the first, second and third openings formed in high K materials Material layer and metal grid. This method can improve the performance of the device. The semiconductor devices and electronic devices have high performance.

【技术实现步骤摘要】
半导体器件及其制作方法、电子装置
本专利技术涉及半导体
,具体而言涉及一种半导体器件及其制作方法、电子装置。
技术介绍
随着半导体制程技术的发展,MOSFET(金属氧化物半导体场效应晶体管)等半导体器件的关键尺寸不断缩小,与此同时短沟道效应(SCE)越来越严重。而FinFET(鳍式场效应晶体管)器件由于在沟道电荷上具有良好的栅极控制能力,可以使器件缩小至20nm及以下技术节点。同时,为了更好地克服诸如短沟道效应等问题,后高K/金属栅极工艺以及替代栅工艺称为14nm及以下技术节点的常用工艺。在实际应用中,对于高压SOC(片上系统)芯片需要使用多IO器件(multi-IOdevice),而多IO器件需要不同厚度的栅极氧化层,这是因为各器件的阈值电压不同,例如,高阈值电压IO器件的阈值电压例如为3.3V,其相应需要较厚的栅极氧化层,低阈值电压IO器件的阈值电压例如为1.8V,其相应需要较薄的栅极氧化层,而核心(core)器件区的器件阈值电压例如为0.8V,其则需要更好的界面性能和更高的介电常数。然而目前的多IO器件(multi-IOdevice)制作流程中,低压器件的栅极氧化层多采用ALD(原子层沉积)、CVD(化学气相沉积)等工艺形成,界面质量较差,导致器件性能下降。因此,需要提出一种新的半导体器件的制作方法,以至少部分地解决上述问题。
技术实现思路

技术实现思路
部分中引入了一系列简化形式的概念,这将在具体实施方式部分中进一步详细说明。本专利技术的
技术实现思路
部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征,更不意味着试图确定所要求保护的技术方案的保护范围。针对现有技术的不足,本专利技术提出一种新的半导体器件的制作方法,可以提高多IO器件各栅极氧化层的界面性能,提高器件性能。为了克服目前存在的问题,本专利技术一方面提供一半导体器件的制作方法,其包括下述步骤:提供半导体衬底,所述半导体衬底包括低压器件区、高压器件区和核心器件区,在所述低压器件区、高压器件区和核心器件区的半导体衬底上形成虚拟栅极氧化层和虚拟栅极,以及包围所述虚拟栅极氧化层和虚拟栅极的层间介电层;去除所述高压器件区中的虚拟栅极以形成第一开口,并在所述第一开口中的虚拟栅极氧化层上形成附加氧化层;去除所述低压器件区和核心器件区中的虚拟栅极以分别形成第二开口和第三开口;去除所述第三开口中的虚拟栅极氧化层,并在所述第三开口中的半导体衬底上形成界面层;在所述第一、第二和第三开口中形成高K材料层,并在所述高K材料层上形成金属栅极。进一步地,去除所述高压器件区中的虚拟栅极以形成第一开口的步骤包括:形成遮蔽所述低压器件区和核心器件区,而暴露所述高压器件区域的第一遮蔽层;以所述第一遮蔽层为掩膜,去除所述高压器件区中的虚拟栅极。进一步地,在所述第一开口中的虚拟栅极氧化层上形成附加氧化层的步骤包括:形成覆盖所述一开口中的虚拟栅极氧化层以及所述低压器件区和核心器件区的附加氧化层;形成遮蔽所述高压器件区而暴露所述低压器件区和核心器件区的第二遮蔽层;以所述第二遮蔽层为掩膜去除所述附加氧化层位于所述低压器件区和核心器件区的第部分。进一步地,还包括:以所述第二遮蔽层为掩膜去除所述低压器件区和核心器件区的虚拟栅极,以分别形成所述第二开口和第三开口。进一步地,去除所述第三开口中的虚拟栅极氧化层的步骤包括:形成遮蔽所述低压器件区和高压器件区,而暴露所述核心器件区的第三遮蔽层;以所述第三遮蔽层为掩膜去除所述第三开口中的虚拟栅极氧化层。进一步地,所述界面层通过化学氧化方法形成。进一步地,还包括下述步骤:在所述栅极两侧形成源极和漏极的步骤。进一步地,还包括下述步骤:在所述低压器件区、高压器件区和核心器件区的半导体衬底上形成鳍片,并在所述鳍片上形成虚拟栅极氧化层、虚拟栅极以及源极和漏极。进一步地,所述虚拟栅极氧化层通过热氧化法形成。本专利技术提出的半导体器件的制作方法,低压器件区的栅极介电层采用热氧化法的虚拟栅极氧化层,其具有较高的界面性能和薄膜质量,高压器件区的栅极介电层采用虚拟栅极氧化层、附加氧化层和高K材料的组合使得具有较高的阈值电压,核心器件区的栅极介电层采用界面层和高K材料层的组合,这样使得各个区域的栅极介电层具有符合要求的厚度,并且具有良好的界面性能,从而提高了器件性能。本专利技术又一方面提供一种采用上述方法制作的半导体器件,该半导体器件包括:半导体衬底,所述半导体衬底包括低压器件区、高压器件区和核心器件区,在所述低压器件区、高压器件区和核心器件区的半导体衬底上形成栅极叠层和位于所述栅极叠层两侧的源极和漏极,其中,位于所述低压器件区的栅极叠层包括栅极氧化层、高K材料层和金属栅极,位于所述高压器件区的栅极叠层包括栅极氧化层、附加氧化层、高K材料层和金属栅极,位于所述核心器件区的栅极叠层包括界面层、高K材料层和金属栅极。本专利技术提出的半导体器件各器件区均具有厚度和界面性能符合要求的栅极介电层,因而具有较高的性能。本专利技术再一方面提供一种电子装置,其包括如上所述的半导体器件以及与所述半导体器件相连接的电子组件。本专利技术提出的电子装置,由于具有上述半导体器件,因而具有类似的优点。附图说明本专利技术的下列附图在此作为本专利技术的一部分用于理解本专利技术。附图中示出了本专利技术的实施例及其描述,用来解释本专利技术的原理。附图中:图1A~图1I示意性示出目前一种多IO半导体器件制作过程的步骤示意图;图2示出了根据本专利技术一实施方式的半导体器件的制作方法的步骤流程图;图3A~图3I示出了根据本专利技术一实施方式的半导体器件的制作方法依次实施各步骤所获得半导体器件的剖面示意图;图4示出了根据本专利技术一实施方式的半导体器件的剖视图;图5示出了根据本专利技术一实施方式的电子装置的示意图。具体实施方式在下文的描述中,给出了大量具体的细节以便提供对本专利技术更为彻底的理解。然而,对于本领域技术人员而言显而易见的是,本专利技术可以无需一个或多个这些细节而得以实施。在其他的例子中,为了避免与本专利技术发生混淆,对于本领域公知的一些技术特征未进行描述。应当理解的是,本专利技术能够以不同形式实施,而不应当解释为局限于这里提出的实施例。相反地,提供这些实施例将使公开彻底和完全,并且将本专利技术的范围完全地传递给本领域技术人员。在附图中,为了清楚,层和区的尺寸以及相对尺寸可能被夸大自始至终相同附图标记表示相同的元件。应当明白,当元件或层被称为“在…上”、“与…相邻”、“连接到”或“耦合到”其它元件或层时,其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层,或者可以存在居间的元件或层。相反,当元件被称为“直接在…上”、“与…直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时,则不存在居间的元件或层。应当明白,尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分,这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此,在不脱离本专利技术教导之下,下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。空间关系术语例如“在…下”、“在…下面”、“下面的”、“在…之下”、“在…之上”、“上面的”等,在这里可为了方便描述而被使用从而描述图本文档来自技高网...
半导体器件及其制作方法、电子装置

【技术保护点】
一种半导体器件的制作方法,其特征在于,包括下述步骤:提供半导体衬底,所述半导体衬底包括低压器件区、高压器件区和核心器件区,在所述低压器件区、高压器件区和核心器件区的半导体衬底上形成虚拟栅极氧化层和虚拟栅极,以及包围所述虚拟栅极氧化层和虚拟栅极的层间介电层;去除所述高压器件区中的虚拟栅极以形成第一开口,并在所述第一开口中的虚拟栅极氧化层上形成附加氧化层;去除所述低压器件区和核心器件区中的虚拟栅极以分别形成第二开口和第三开口;去除所述第三开口中的虚拟栅极氧化层,并在所述第三开口中的半导体衬底上形成界面层;在所述第一、第二和第三开口中形成高K材料层,并在所述高K材料层上形成金属栅极。

【技术特征摘要】
1.一种半导体器件的制作方法,其特征在于,包括下述步骤:提供半导体衬底,所述半导体衬底包括低压器件区、高压器件区和核心器件区,在所述低压器件区、高压器件区和核心器件区的半导体衬底上形成虚拟栅极氧化层和虚拟栅极,以及包围所述虚拟栅极氧化层和虚拟栅极的层间介电层;去除所述高压器件区中的虚拟栅极以形成第一开口,并在所述第一开口中的虚拟栅极氧化层上形成附加氧化层;去除所述低压器件区和核心器件区中的虚拟栅极以分别形成第二开口和第三开口;去除所述第三开口中的虚拟栅极氧化层,并在所述第三开口中的半导体衬底上形成界面层;在所述第一、第二和第三开口中形成高K材料层,并在所述高K材料层上形成金属栅极。2.根据权利要求1所述的半导体器件的制作方法,其特征在于,去除所述高压器件区中的虚拟栅极以形成第一开口的步骤包括:形成遮蔽所述低压器件区和核心器件区,而暴露所述高压器件区域的第一遮蔽层;以所述第一遮蔽层为掩膜,去除所述高压器件区中的虚拟栅极。3.根据权利要求2所述的半导体器件的制作方法,其特征在于,在所述第一开口中的虚拟栅极氧化层上形成附加氧化层的步骤包括:形成覆盖所述一开口中的虚拟栅极氧化层以及所述低压器件区和核心器件区的附加氧化层;形成遮蔽所述高压器件区而暴露所述低压器件区和核心器件区的第二遮蔽层;以所述第二遮蔽层为掩膜去除所述附加氧化层位于所述低压器件区和核心器件区的第部分。4.根据权利要求3所述的半导体器件的制作方法,其特征在于,还包括:以所述第二遮蔽层为掩膜去除所述低压器件区和核心器件区的虚拟栅极,以分别形成所...

【专利技术属性】
技术研发人员:周飞
申请(专利权)人:中芯国际集成电路制造上海有限公司中芯国际集成电路制造北京有限公司
类型:发明
国别省市:上海,31

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1