一种存储单元的擦除方法技术

本发明专利技术公开了一种存储单元的擦除方法，该方法包括：对当前擦除地址对应的存储单元进行擦除校验；判断所述擦除校验是否成功，若否，采用基于设定电压阶梯式递增的初始擦除电压对当前擦除地址对应的存储单元进行擦除操作，并返回执行对当前擦除地址对应的存储单元进行擦除校验的操作，直至擦除成功。本发明专利技术实施例提供的存储单元的擦除方法，通过采用基于设定电压阶梯式递增的初始擦除电压对当前擦除地址对应的存储单元进行擦除操作，减少了对电子比较活跃的存储单元产生的破坏性的影响，提高了flash产品的可靠性。

An erasure method of storage unit

The invention discloses a method for erasing the memory cell, the method comprises: a storage unit corresponding to erase verify current erase address; judging whether the erase verification is successful, if not, the initial erase voltage step-up voltage setting of current erasing memory cell address corresponding to the erase operation is based on. Returns the storage unit corresponding to the current address of the erase erase verify operation, until successfully erased. Method of erasing memory unit provided by the embodiment of the invention, by setting the initial erase voltage step-up of the storage unit corresponding to the current address based on erase erase operation, reduce the damage of the electronic storage unit active influence, improve the reliability of flash products.

【技术实现步骤摘要】
一种存储单元的擦除方法
本专利技术实施例涉及存储
，具体涉及一种存储单元的擦除方法。
技术介绍
非易失闪存介质(norflash/nandflash)是一种很常见的存储芯片，兼有随机存储器(RandomAccessMemory，RAM)和只读存储器(Read-OnlyMemory，ROM)的优点，数据掉电不会丢失，是一种可在系统进行电擦写的存储器，同时它的高集成度和低成本使它成为市场主流。Flash芯片是由内部成千上万个存储单元组成的，每个储存单元存储一位数据，多个存储单元构成页，多个页组成块，正是由于该特殊的物理结构，在norflash/nandflash中是以页为单位进行读/写(擦除操作)数据，以块为单位进行擦除数据的。在flash芯片中，一个存储单元可看作为一个金属氧化物半导体场效晶体管(Metal-Oxide-SemiconductorField-EffectTransistor,MOSFET)。图1是一种常见的MOSFET结构图，包括栅极20、源极21、漏极22、P型阱23、N型阱25、P型硅半导体衬底26以及隧穿氧化层24，其相互间的连接为：P型硅半导体衬底26扩散出两个N型区，P型阱23上方覆盖一层隧穿氧化层24，最后在N型区上方通过腐蚀的方法做成两个孔，通过金属化的方法分别在绝缘层上及两个孔内做成三个电极：栅极20、源极21和漏极22，源极21和漏极22分别对应两个N型区且栅极20为存储单元的字线，漏极22为存储单元的位线。进一步的，栅极20又包括控制栅极201、多晶硅层间电介质202(Inter-PolyDielectric,IPD)、浮动栅极203，且浮动栅极203可以存储电荷。当对一个存储单元进行擦除操作时，分别给栅极20以及P型阱23施加相应的擦除电压，当P型阱23的电子达到一定数量时，此存储单元就被擦除成功，即此存储单元被成功写1。现有的擦除方法是：每次都采用相同的擦除电压进行擦除操作，直至擦除成功。但是由于flash芯片制作工艺的问题，在前几次擦除的时候，会有一些存储单元的电子比较活跃，如果施加较强的擦除电压会对这些电子比较活跃的存储单元产生破坏性的影响，比如将存储单元击穿等，极大地影响了flash产品的可靠性。而且存储单元在经过一定次数的擦除操作后，会更加不容易擦除成功，如果还采用与之前相同的擦除电压进行擦除，会严重影响擦除的整体时间。因此，有必要设计一种新的存储单元的擦除方法，以提高flash产品的可靠性，并缩短整体的擦除时间。
技术实现思路
本专利技术提供一种存储单元的擦除方法，以提高flash产品的可靠性，并缩短整体的擦除时间。该方法包括：对当前擦除地址对应的存储单元进行擦除校验；判断所述擦除校验是否成功，若否，采用基于设定电压阶梯式递增的初始擦除电压对当前擦除地址对应的存储单元进行擦除操作，并返回执行对当前擦除地址对应的存储单元进行擦除校验的操作，直至擦除成功。进一步地，当判断所述擦除校验失败时，还包括：判断所述存储单元是否为第一次擦除校验失败，若是，则执行采用基于设定电压阶梯式递增的初始擦除电压对当前擦除地址对应的存储单元进行擦除的操作；否则，基于初始擦除电压的最大值增大擦除电压，将增大后的擦除电压作为当前擦除电压，并采用所述当前擦除电压对当前擦除地址对应的存储单元进行擦除操作。进一步地，每个存储单元对应采用的阶梯式擦除电压的阶梯数量、每个阶梯对应的电压值以及每个阶梯对应的电压值持续的时间相同或不同。进一步地，所述基于初始擦除电压的最大值增大擦除电压，包括：擦除电压依据如下公式进行增大：Vi＝V0+(N-1)*Δv其中，Vi表示增大后的擦除电压V0表示初始擦除电压的最大值，N表示对所述当前擦除地址对应的存储单元进行擦除的次数，Δv表示电压的增加量。进一步地，当判断所述擦除校验失败时，还包括：通过擦除计数器对所述当前擦除地址对应的存储单元擦除失败的次数进行累计；判断所述擦除失败次数是否达到预设擦除失败次数，若是，则结束擦除操作。优选的，所述预设擦除失败次数为小于或者等于2000的正整数。进一步地，在对所述当前擦除地址对应的存储单元擦除成功后，还包括：判断所述当前擦除地址是否为最后的擦除地址，若是则退出擦除操作，否则更改所述当前擦除地址，继续对其他的擦除块进行擦除操作，并进行擦除校验，直至所有的存储单元完成擦除操作。示例性地，所述擦除操作包括：分别向所述存储单元的栅极和P阱施加擦除电压。示例性地，向所述存储单元的栅极施加的擦除电压范围为-7V到-10V，向所述存储单元的P阱施加的擦除电压范围为6V到10V。示例性地，所述对当前擦除地址对应的存储单元进行擦除校验，具体为：检测从存储单元的源极流向漏极的电流值是否大于预设电流值，若是，则所述存储单元擦除校验成功。本专利技术实施例提供的一种存储单元的擦除方法，首先对当前擦除地址对应的存储单元进行擦除校验；然后判断所述擦除校验是否成功，若否，采用基于设定电压阶梯式递增的初始擦除电压对当前擦除地址对应的存储单元进行擦除操作，并返回执行对当前擦除地址对应的存储单元进行擦除校验的操作，直至擦除成功；通过采用基于设定电压阶梯式递增的初始擦除电压对当前擦除地址对应的存储单元进行擦除操作，减少了对电子比较活跃的存储单元产生的破坏性的影响，提高了flash产品的可靠性。附图说明图1是flash芯片中一种作为存储单元的金属氧化物半导体场效晶体管的结构图；图2是本专利技术实施例一中的一种存储单元的擦除方法流程图；图3是本专利技术实施例一中的具体的阶梯式擦除电压的示意图；图4是本专利技术实施例二中的一种存储单元的擦除方法流程图；图5是本专利技术实施例二中的具体的擦除电压的示意图；图6为本专利技术实施例三中的一种存储单元的擦除方法流程图；图7为本专利技术实施例四中的一种存储单元的擦除方法流程图。具体实施方式下面结合附图和实施例对本专利技术作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本专利技术，而非对本专利技术的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本专利技术相关的部分而非全部结构。实施例一图2为本专利技术实施例一提供的一种存储单元的擦除方法流程图，本实施例可适用于对一些电子比较活跃的存储单元进行擦除操作。参见图2，本实施例提供的存储单元的擦除方法具体包括如下步骤：110、对当前擦除地址对应的存储单元进行擦除校验。其中，对所述存储单元进行擦除校验的实质是对所述存储单元进行一次读操作，更具体地可以理解为检验从所述存储单元中读出的数值是否为1，如果为1则说明所述存储单元已经擦除成功。示例性地，对当前擦除地址对应的存储单元进行擦除校验，具体可以为：检测从存储单元的源极流向漏极的电流值是否大于预设电流值，若是，则所述存储单元擦除校验成功。此时认为存储单元的P阱上已经有充足的电子，此时存储单元的状态为1。所述预设电流值需要根据各flash芯片的制作工艺的不同而变化，优选的，可以为20μA或者30μA，当然还可以是其他数值。120、判断所述擦除校验是否成功，若否，执行步骤130。130、采用基于设定电压阶梯式递增的初始擦除电压对当前擦除地址对应的存储单元进行擦除操作，并返回执行步骤110，继续对当前擦除地址对应的存储单元进行擦除校验的操作，直至擦除成功。需要本文档来自技高网...

【技术保护点】
一种存储单元的擦除方法，其特征在于，包括：对当前擦除地址对应的存储单元进行擦除校验；判断所述擦除校验是否成功，若否，采用基于设定电压阶梯式递增的初始擦除电压对当前擦除地址对应的存储单元进行擦除操作，并返回执行对当前擦除地址对应的存储单元进行擦除校验的操作，直至擦除成功。

【技术特征摘要】
1.一种存储单元的擦除方法，其特征在于，包括：对当前擦除地址对应的存储单元进行擦除校验；判断所述擦除校验是否成功，若否，采用基于设定电压阶梯式递增的初始擦除电压对当前擦除地址对应的存储单元进行擦除操作，并返回执行对当前擦除地址对应的存储单元进行擦除校验的操作，直至擦除成功。2.根据权利要求1所述的方法，其特征在于，当判断所述擦除校验失败时，还包括：判断所述存储单元是否为第一次擦除校验失败，若是，则执行采用基于设定电压阶梯式递增的初始擦除电压对当前擦除地址对应的存储单元进行擦除的操作；否则，基于初始擦除电压的最大值增大擦除电压，将增大后的擦除电压作为当前擦除电压，并采用所述当前擦除电压对当前擦除地址对应的存储单元进行擦除操作。3.根据权利要求1或2所述的方法，其特征在于，每个存储单元对应采用的阶梯式擦除电压的阶梯数量、每个阶梯对应的电压值以及每个阶梯对应的电压值持续的时间相同或不同。4.根据权利要求2所述的方法，其特征在于，所述基于初始擦除电压的最大值增大擦除电压，包括：擦除电压依据如下公式进行增大：Vi＝V0+(N-1)*Δv其中，Vi表示增大后的擦除电压V0表示初始擦除电压的最大值，N表示对所述当前擦除地址对应的存储单元进行擦除的次数，...

【专利技术属性】
技术研发人员：薛子恒，潘荣华，
申请(专利权)人：北京兆易创新科技股份有限公司，
类型：发明
国别省市：北京,11