音频编解码系统与音频编解码方法技术方案

本发明专利技术揭露一种音频编解码系统及其方法。其中所述音频编解码系统包含：存储器，用于缓存音频帧；信号功率检测器，用于检测缓存在所述存储器的所述音频帧的信号功率电平，以生成信号功率前瞻值；过零检测器，对于所述信号功率前瞻值的改变，配置所述过零检测器检测缓存在所述存储器的所述音频帧的过零点，以取得增益控制的可用校准点；以及动态范围增强增益控制器，用于将所述增益控制划分在所述可用校准点执行。本发明专利技术提供的音频编解码系统与音频编解码方法可取得平滑并且具有无缝编解码性能的增益控制。

Audio codec system and audio codec method

【技术实现步骤摘要】
音频编解码系统与音频编解码方法
本专利技术涉及一种音频编解码技术。特别地，本专利技术涉及一种音频编解码系统以及音频编解码方法。
技术介绍
音频编解码技术常用于消费电子产品中。考虑到用户的收听体验，音频编解码芯片的精确及实时的增益控制(gaincontrol)可用于消除峰值噪声。因此，需要一种改善信噪比(signal-to-noiseratio)以及动态范围的方法及其装置。
技术实现思路
有鉴于此，本专利技术揭露一种音频编解码系统与音频编解码方法。根据本专利技术实施例，提供一种音频编解码系统，包含：存储器，用于缓存音频帧；信号功率检测器，用于检测缓存在所述存储器的所述音频帧的信号功率电平，以生成信号功率前瞻值；过零检测器，对于所述信号功率前瞻值的改变，配置所述过零检测器检测缓存在所述存储器的所述音频帧的过零点，以取得增益控制的可用校准点；以及动态范围增强增益控制器，用于将所述增益控制划分在所述可用校准点执行。根据本专利技术另一实施例，提供一种音频编解码方法，包含：提供用于缓存音频帧的存储器；检测缓存在所述存储器的所述音频帧的信号功率电平，以生成信号功率前瞻值；对于所述信号功率前瞻值的改变，检测缓存在所述存储器的所述音频帧的过零点，以取得增益控制的可用校准点；以及将所述增益控制划分在所述可用校准点执行。本专利技术提供的音频编解码系统与音频编解码方法可取得平滑并且具有无缝编解码性能的增益控制。附图说明图1是根据本专利技术实施例描述的音频编解码系统的示意图；图2是根据本专利技术实施例描述的编解码性能示意图；图3是根据本专利技术实施例描述的序列SPL(n)与序列Pre_Zce(n)的示意图；图4是根据本专利技术实施例描述的DRE增益控制器的操作流程图；图5是根据图3与图4的示例描述的在音频编解码芯片110上如何执行已划分数字增益控制以及模拟增益控制的示意图。具体实施方式在说明书及权利要求书当中使用了某些词汇来指称特定的元件。所属
的技术人员应可理解，硬件制造商可能会用不同的名词来称呼同一个元件。本说明书及权利要求书并不以名称的差异作为区分元件的方式，而是以元件在功能上的差异作为区分的准则。在通篇说明书及权利要求项中所提及的“包含”为一开放式的用语，故应解释成“包含但不限定于”。此外，“耦接”一词在此包含任何直接及间接的电气连接手段。因此，若文中描述第一装置耦接于第二装置，则代表第一装置可直接电气连接于第二装置，或通过其它装置或连接手段间接地电气连接至第二装置。接下来的描述是实现本专利技术的最佳实施例，其是为了描述本专利技术原理的目的，并非对本专利技术的限制。可以理解地是，本专利技术实施例可由软件、硬件、固件或其任意组合来实现。图1是根据本专利技术实施例描述的音频编解码系统100的示意图，其中，可将音频源As转换为音频输出Ao。可将音频源As提供的音频帧缓存(例如，连续缓存)在存储器102中，用于信号功率检测器104以及过零检测器(zero-crossingdetector)106取回使用。在每个时间点，信号功率检测器104可检测存储器102中缓存的音频帧的信号功率电平(signalpowerlevel)，并且由此生成相应信号功率前瞻值(signalpowerlook-forwardvalue)。对于由所生成的信号功率前瞻值变化引起的增益控制，过零检测器106可检测存储器102中缓存的音频帧的过零点，并且由此取得相应的可用校准点。在图1中，变量n表示帧索引。序列SPL(n)表示在不同时间点生成的信号功率前瞻值，并且序列Pre_Zce(n)可包含在不同时间点取得的可用校准点的数量。动态范围增强(DynamicRangeEnhancement，DRE)增益控制器108可耦接信号功率检测器104以及过零检测器106。根据序列SPL(n)与Pre_Zce(n)，DRE增益控制器108可获知可用校准点的数量，其中上述可用校准点可用于每次改变信号功率前瞻值的增益控制操作。因此，DRE增益控制器108可将每次改变信号功率前瞻值的增益控制操作划分在相应可用校准点执行。这样，通过本专利技术可取得平滑并且具有无缝编解码性能的增益控制。音频编解码芯片110可搜索存储器102并且为从存储器102中取回的每个音频帧，提供数字处理路径112与模拟处理路径114。DRE增益控制器108可生成数字增益控制信号DG_Ctrl以控制数字处理路径112的数字增益，以及可生成模拟增益控制信号AG_Ctrl以控制模拟处理路径114的模拟增益。如图1所示，可将从存储器102中取回的每个音频帧发送至数字处理路径112，接着发送至模拟处理路径114。模拟增益调整操作可补偿数字增益调整操作，其中动态范围增强增益控制器108可对数字增益执行数字增益调整操作，并且动态范围增强增益控制器108可对模拟增益执行模拟增益调整操作。为了同步模拟处理路径114的模拟增益的模拟增益调整操作以及数字处理路径112的数字增益的数字增益调整操作，可通过延迟单元(称为延迟单元116)以延迟模拟增益控制信号AG_Ctrl，或进一步通过延迟单元(称为延迟单元118)以延迟数字增益控制信号DG_Ctrl。此外，在本实施例中，存储器102是音频编解码系统100的系统存储器，并且位于音频编解码芯片110的外部。因此，无需在音频编解码芯片110中设置大尺寸存储器，并且这样会大幅降低音频编解码芯片110的制作成本。DRE增益控制器108可实施为音频编解码芯片110中的硬件，并且信号功率检测器104与过零检测器106可实施为系统软件并由音频编解码系统100的微处理器进行执行。在其他实施例中，音频编解码系统100的系统软件也可提供DRE增益控制器108的功能。本专利技术并不限制DRE增益控制器、信号功率检测器以及过零检测器是由硬件或软件进行实施。图2是根据本专利技术实施例描述的编解码性能示意图。音频源As的增加功率VIN并不会严重提升本底噪声(noisefloor)。相反地，图2所示的是无缝编解码性能。图3是根据本专利技术实施例描述的序列SPL(n)与序列Pre_Zce(n)的示意图，其中存储器102可持续缓存6个音频帧。当将第一至第六音频帧缓存在存储器102时，信号功率检测器104可生成初始信号功率前瞻值SPL(1)，并且过零检测器106可检测第一至第六音频帧的过零点以得到不同音频帧的过零点ZCE(1)-ZCE(6)的数量，并且过零检测器106可累加第二至第五音频帧的过零点以得到数值Pre_Zce(1)(其等于ZCE(2)+ZCE(3)+ZCE(4)+ZCE(5))。如图所示，第一至第六音频帧可维持在较低功率-60dBFS。由于音频编解码芯片110的控制限制，初始信号功率前瞻值SPL(1)可为-44dBFS。当将第二至第七音频帧缓存在存储器102时(其中，第二帧为缓存在存储器102第一位的帧，第七帧为缓存在存储器102第M位的帧，这里M等于6)，信号功率检测器104可生成信号功率前瞻值SPL(2)，并且过零检测器106可进一步检测第七音频帧的过零点以得到第七音频帧的过零点ZCE(7)的数量，并且过零检测器106可累加第三至第六音频帧的过零点以得到数值Pre_Zce(2)(其等于ZCE(3)+ZCE(4)+ZCE(5)+ZCE(6))。如图所示，第七帧的功率可增本文档来自技高网...

【技术保护点】
一种音频编解码系统，包含：存储器，用于缓存音频帧；信号功率检测器，用于检测缓存在所述存储器的所述音频帧的信号功率电平，以生成信号功率前瞻值；过零检测器，对于所述信号功率前瞻值的改变，配置所述过零检测器检测缓存在所述存储器的所述音频帧的过零点，以取得增益控制的可用校准点；以及动态范围增强增益控制器，用于将所述增益控制划分在所述可用校准点执行。

【技术特征摘要】
2016.07.28 US 15/221,9371.一种音频编解码系统，包含：存储器，用于缓存音频帧；信号功率检测器，用于检测缓存在所述存储器的所述音频帧的信号功率电平，以生成信号功率前瞻值；过零检测器，对于所述信号功率前瞻值的改变，配置所述过零检测器检测缓存在所述存储器的所述音频帧的过零点，以取得增益控制的可用校准点；以及动态范围增强增益控制器，用于将所述增益控制划分在所述可用校准点执行。2.如权利要求1所述的音频编解码系统，其特征在于，所述信号功率检测器增大所述信号功率前瞻值，以反映缓存在所述存储器的所述音频帧的所述信号功率电平的增大。3.如权利要求1所述的音频编解码系统，其特征在于，当与当前音频帧相比，所述信号功率检测器检测到更大信号功率电平时，所述信号功率检测器将所述更大信号功率电平作为所述信号功率前瞻值。4.如权利要求3所述的音频编解码系统，其特征在于，当从缓存在所述存储器的第M个音频帧取得所述更大信号功率电平时，所述过零检测器将缓存在所述存储器的第二个音频帧至第(M-1)个音频帧的所述过零点作为所述可用校准点。5.如权利要求1所述的音频编解码系统，其特征在于，对于所述音频帧的所述信号功率电平的减小，所述信号功率检测器延迟降低所述信号功率前瞻值，直到可预测音频帧在所述信号功率电平下降之前无需所述信号功率前瞻值为止。6.如权利要求1所述的音频编解码系统，其特征在于，进一步包含：音频编解码芯片，用于搜索所述存储器并且为从所述存储器取回的每个音频帧提供数字处理路径与模拟处理路径，其中所述动态范围增强增益控制器调整所述数字处理路径的数字增益与所述模拟处理路径的模拟增益。7.如权利要求6所述的音频编解码系统，其特征在于，所述存储器是所述音频编解码系统的系统存储器，并且位于所述音频编解码芯片的外部。8.如权利要求6所述的音频编解码系统，其特征在于，进一步包含：至少一个第一延迟单元，用于延迟模拟增益控制信号，其中所述动态范围增强增益控制器输出所述模拟增益控制信号，用于所述音频编解码信号的所述模拟处理路径的所述模拟增益；及/或至少一个第二延迟单元，用于延迟数字增益控制信号，其中所述动态范围增强增益控制器输出所述数字增益控制信号，用于所述音频编解码信号的所述数字处理路径的所述数字增益。9.如权利要求6所述的音...

【专利技术属性】
技术研发人员：张琦朋，温松翰，林洁岑，
申请(专利权)人：联发科技股份有限公司，
类型：发明
国别省市：中国台湾,71