半导体封装结构制造技术

本发明专利技术实施例提供了一种半导体封装结构，具有更好的集成度。其中该半导体封装结构包括：重分布层结构，具有第一表面及相对于该第一表面的第二表面，其中该重分布层结构包括：金属间介电层和设置于该金属间介电层的第一层级处的第一导电层；模塑料，覆盖该重分布层结构的该第一表面；第一半导体晶粒，设置在该重分布层结构的该第二表面上，并且电性耦接至该重分布层结构；以及多个凸块结构，设置在该重分布层结构的该第二表面上，并且电性耦接至该重分布层结构。

Semiconductor packaging structure

An embodiment of the invention provides a semiconductor packaging structure with better integration. The semiconductor package structure includes a redistribution layer structure having a first surface and the second surface relative to the first surface, wherein the redistribution layer structure includes a first conductive layer between the metal and dielectric layer is arranged on the metal dielectric layer between the first level of the molding material; covering the redistribution layer structure the first surface; the first semiconductor die is arranged on the second surface of the redistribution layer structure, and electrically coupled to the redistribution layer; and a plurality of convex block structure is arranged on the second surface of the redistribution layer structure, and electrically coupled to the redistribution layer structure.

【技术实现步骤摘要】
半导体封装结构
本专利技术涉及半导体封装技术，尤其涉及一种半导体封装结构。
技术介绍
为了确保电子产品及通信装置的持续小型化及多功能性，具有小尺寸、支持多引脚连接、高速操作以及具有高功能性的半导体封装受到期待。另外，在高频应用中，诸如RF(RadioFrequency，射频)SIP(System-in-Package，系统级封装)结构，天线一般用于实现无线通信。在传统的SiP结构中，分离的天线元件被独立地密封或者安装于PCB(PrintedCircuitBoard，印刷电路板)或封装上。另外，半导体晶粒，元件，以及无源器件并排(sidebyside)布置。但是，现有技术要求提供额外的区域来供天线元件安装于其上。另外，现有技术要求提供大的区域来布置这些半导体晶粒，元件和无源器件。如此，难以减小SiP结构的封装大小(footprint)，即平面尺寸。另外，由于SiP结构包含密封或安装在封装上的天线元件，以及放在下面的并排布置的半导体晶粒、元件以及无源器件，因此SiP结构的整体高度也难以降低。因此，创新的半导体封装结构备受期待。
技术实现思路
有鉴于此，本专利技术实施例提供了一种半导体封装结构。本专利技术实施例提供了一种半导体封装结构，包括：重分布层结构，具有第一表面及相对于该第一表面的第二表面，其中该重分布层结构包括：金属间介电层和设置于该金属间介电层的第一层级处的第一导电层；模塑料，覆盖该重分布层结构的该第一表面；第一半导体晶粒，设置在该重分布层结构的该第二表面上，并且电性耦接至该重分布层结构；以及多个凸块结构，设置在该重分布层结构的该第二表面上，并且电性耦接至该重分布层结构。其中，进一步包括：底部填充层，插入在该重分布层结构的该第二表面和该第一半导体晶粒之间。其中，进一步包括：第二半导体晶粒及电子元件，设置在该模塑料中并且并排布置，以及电性耦接至该重分布层结构。其中，该电子元件包括：电容、电感、电阻或者他们的组合。其中，该第二半导体晶粒包括：射频前端元件，整合无源器件，或者他们的组合。其中，该第一导电层具有天线图案，并且俯视时该天线图案与该第一半导体晶粒、该第二半导体晶粒及该电子元件横向隔开。其中，该第一导电层具有接地屏蔽图案。其中，该重分布层结构进一步包括：设置于该金属间介电层的第二层级处的第二导电层，其中该第二层级位于该第一层级的下方其中，该第一导电层具有天线图案，该第二导电层具有接地屏蔽图案；该重分布层结构进一步包括：第三导电层，设置在该金属间介电层的第三层级处，其中该第三层级位于该第二层级的下方。其中，该接地屏蔽图案设置在该天线图案的下方，并且俯视时该天线图案，该接地屏蔽图案完合覆盖该第一半导体晶粒的表面，并且该天线图案与该第一半导体晶粒横向隔开。本专利技术实施例的有益效果是：本专利技术实施例中，半导体晶粒与多个凸块结构均设置在重分布层结构的同一表面上，因此可以提高半导体封装结构的集成度。附图说明通过阅读接下来的详细描述以及参考附图所做的示例，可以更全面地理解本专利技术，其中：图1为根据本专利技术实施例的半导体封装结构的横截面示意图；图2为根据本专利技术实施例的半导体封装结构的横截面示意图；图2-1为图2所示的半导体封装结构中的天线图案的布置的平面示意图；图3为根据本专利技术实施例的半导体封装结构的横截面示意图；图4为根据本专利技术实施例的半导体封装结构的横截面示意图；图4-1为图4所示的半导体封装结构中的天线图案与接地屏蔽图案的布置的平面示意图；图5为根据本专利技术实施例的半导体封装结构的横截面示意图；图5-1为图5所示的半导体封装结构中的天线图案与接地屏蔽图案的布置的平面示意图；图6为根据本专利技术实施例的半导体封装结构的横截面示意图；图6-1为图6所示的半导体封装结构中的天线图案与接地屏蔽图案的布置的平面示意图。具体实施方式为了使本专利技术所解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本专利技术进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本专利技术，并不用于限定本专利技术。在本申请说明书及权利要求当中使用了某些词汇来指称特定的元件。本领域技术人员应可理解，硬件制造商可能会用不同的名词来称呼同一个元件。本说明书及权利要求并不以名称的差异作为区分元件的方式，而是以元件在功能上的差异作为区分的准则。在通篇说明书及权利要求当中所提及的“包括”、“包含”为一开放式的用语，故应解释成“包括(含)但不限定于”。另外，“耦接”一词在此为包括任何直接及间接的电气连接手段。因此，若文中描述第一装置耦接于第二装置，则代表该第一装置可直接电气连接至该第二装置，或透过其它装置或连接手段间接地电气连接至该第二装置。以下描述为实现本专利技术的较佳预期模式。该描述仅是出于说明本专利技术的一般原理的目的，并且不意味着限制。本专利技术的范围参考所附的权利要求。本专利技术以参考特定实施例以及参考确定附图的方式来描述，但是本专利技术不限制于此并且本专利技术仅受权利要求的限制。描述的附图仅为原理图并且不是限制。在附图中，出于说明目的和非按比例绘制，夸大了某些元件的尺寸。附图中的尺寸和相对尺寸不对应本专利技术实践中的真实尺寸。图1为根据本专利技术实施例的半导体封装结构10的横截面示意图。在一些实施例中，该半导体封装结构10为晶圆级半导体封装结构，例如，倒装芯片半导体封装结构。参考图1，该半导体封装结构10可以为安装于基底(未示出)上的晶圆级半导体封装结构。在一些实施例中，该半导体封装结构10可以为SoC(System-on-Chip，片上系统)封装结构。另外，该基底可以包括：PCB(PrintedCircuitBoard，印刷电路板)，并且可以由聚丙烯(polypropylene，PP)形成。在一些实施例中，该基底可以包括：封装基板。该半导体封装结构10通过接合(bonding)工艺安装于该基底上。例如，该半导体封装结构10包括：凸块结构160(诸如导电球结构、导电柱结构、或者导电膏结构)，通过接合工艺安装并电性耦接至该基底。在本实施例中，该半导体封装结构10包括：RDL(RedistributionLayer，重分布层)结构110，并且上述凸块结构160电性耦接至该RDL结构110。该RDL结构110，也被称为扇出(fan-out)结构，具有第一表面101和相对于该第一表面101的第二表面103。在一些实施例中，该RDL结构110包括：一个或更多的导电层，设置在IMD(inter-metaldielectric，金属间介电)层100中。例如，单个的第一导电层102设置在IMD层100的第一层级处。在此情形中，该IMD层100可以包括：第一和第二次介电层100a和100b，从该RDL结构110的第一表面101向该RDL结构110的第二表面103依序堆叠，使得该第一导电层102位于该第一和第二次介电层100a和100b之间。在一些实施例中，IMD层100可以由有机材料形成或非有机材料形成，其中有机材料包括：聚合物基(polymerbase)材料，非有机材料包括：氮化硅(SiNx)、氧化硅(SiOx)，石墨烯，等等。例如，第一和第二次介电层100a和100b可以由聚合物基材料形成。另外，凸块结构160设置在RDL结构110的第二表面103上，并且电性耦接至RDL结构110本文档来自技高网...

【技术保护点】
一种半导体封装结构，其特征在于，包括：重分布层结构，具有第一表面及相对于该第一表面的第二表面，其中该重分布层结构包括：金属间介电层和设置于该金属间介电层的第一层级处的第一导电层；模塑料，覆盖该重分布层结构的该第一表面；第一半导体晶粒，设置在该重分布层结构的该第二表面上，并且电性耦接至该重分布层结构；以及多个凸块结构，设置在该重分布层结构的该第二表面上，并且电性耦接至该重分布层结构。

【技术特征摘要】
2016.07.22 US 62/365,402;2017.04.27 US 15/498,5421.一种半导体封装结构，其特征在于，包括：重分布层结构，具有第一表面及相对于该第一表面的第二表面，其中该重分布层结构包括：金属间介电层和设置于该金属间介电层的第一层级处的第一导电层；模塑料，覆盖该重分布层结构的该第一表面；第一半导体晶粒，设置在该重分布层结构的该第二表面上，并且电性耦接至该重分布层结构；以及多个凸块结构，设置在该重分布层结构的该第二表面上，并且电性耦接至该重分布层结构。2.如权利要求1所述的半导体封装结构，其特征在于，进一步包括：底部填充层，插入在该重分布层结构的该第二表面和该第一半导体晶粒之间。3.如权利要求1所述的半导体封装结构，其特征在于，进一步包括：第二半导体晶粒及电子元件，设置在该模塑料中并且并排布置，以及电性耦接至该重分布层结构。4.如权利要求3所述的半导体封装结构，其特征在于，该电子元件包括：电容、电感、...

【专利技术属性】
技术研发人员：林岷臻，周哲雅，陈南诚，
申请(专利权)人：联发科技股份有限公司，
类型：发明
国别省市：中国台湾,71