半导体装置的制造方法、真空处理装置及基板处理装置制造方法及图纸

本发明专利技术涉及半导体装置的制造方法、真空处理装置及基板处理装置。在对用于蚀刻形成于基板的被蚀刻膜的掩模进行了该蚀刻后，以简易的方法以抑制被蚀刻膜的损伤的方式去除。实施如下工序：向形成有被蚀刻膜(20)的基板(晶圆W)的表面供给聚合用的原料，形成由具有脲键的聚合物形成的掩模用膜(23)的工序；在前述掩模用膜(23)形成蚀刻用的图案(28)的工序；接着使用前述图案(28)利用处理气体对前述被蚀刻膜(20)进行蚀刻的工序，其后，对前述基板进行加热而将前述聚合物解聚，将前述掩模用膜(23)去除的工序。

The manufacturing method of the semiconductor device, the vacuum treatment device and the substrate treatment device

The invention relates to a manufacturing method of a semiconductor device, a vacuum treatment device and a substrate treatment device. After etching the mask used to etch the etched film formed on the substrate, the etching is removed in a simple way to suppress the damage of the etched film. The implementation of the following procedures: there is etched to form film (20) of the substrate (wafer W) surface polymerization with the raw material supply, formed by the polymer with urea bond mask film (23) of the process; in the mask film (23) formed by etching patterns (28). Then use the design process; (28) using the etching process gas membrane (20) etching process, thereafter, the substrate is heated and the polymer depolymerization of the mask film (23) removal process.

【技术实现步骤摘要】
半导体装置的制造方法、真空处理装置及基板处理装置
本专利技术涉及使用蚀刻掩模对形成于用于制造半导体装置的基板上的被蚀刻膜进行蚀刻的技术。
技术介绍
在经多层化的半导体装置的制造中，作为为了提高工作速度而使形成于作为基板的半导体晶圆(以下记载为晶圆)的层间绝缘膜的寄生电容减小的方法，使用多孔的低介电常数膜。作为该种膜，例如可列举出包含硅、碳及氧且具有Si‐C键的SiOC膜。对于SiOC膜，为了将作为布线材料的例如铜埋入，使用抗蚀剂掩模及下层掩模，利用作为CF系气体例如CF4气体的等离子体进行蚀刻，接着利用氧气的等离子体进行抗蚀剂掩模的灰化。然而，对SiOC膜进行蚀刻、灰化等等离子体处理的情况下，在暴露于等离子体中的SiOC膜的露出面即凹部的侧壁及底面，由于等离子体，例如Si-C键断裂而C从膜中脱离。因C的脱离而生成了不饱和原子键的Si在该状态下是不稳定的，因此之后与例如大气中的水分等结合而形成Si-OH。这样通过等离子体处理，会在SiOC膜的露出面形成损伤层，该损伤层由于碳的含量会降低，因此介电常数会上升。由于布线图案的线宽的微细化及布线层、绝缘膜等的薄膜化发展，因此表面部带来的影响相对于晶圆整体的比例变大，虽然是表面部，但由于其介电常数的上升，成为半导体装置的特性自设计值偏离的要因之一。另外，如上所述地通过形成等离子体进行SiOC膜的蚀刻中使用的掩模的去除，但希望以更简易的方法进行掩模的去除。专利文献1中记载了如下技术：预先将PMMA(丙烯酸类树脂)埋入到基板上的多孔的低介电常数膜的孔部，对低介电常数膜进行蚀刻等处理后，对基板进行加热，供给溶剂，进而供给微波而去除PMMA。但是为了去除PMMA，利用等离子体需要花费20分钟左右长的时间，另外，由于必须将基板加热到400℃以上的温度，因此存在对已经形成于基板上的元件部分有不良影响的担心大的问题。现有技术文献专利文献专利文献1：美国专利第9、414、445(第2栏第23行～29行、第13栏第51行～53行、权利要求3)
技术实现思路
专利技术要解决的问题本专利技术是基于这样的实际情况而作出的，其目的在于，提供将用于对形成于基板的被蚀刻膜进行蚀刻的掩模进行该蚀刻后，能够以简易的方法、以抑制被蚀刻膜损伤的方式去除的技术。用于解决问题的方案对本专利技术的基板进行处理来制造半导体装置的方法的特征在于，包括如下工序：向形成有被蚀刻膜的基板的表面供给聚合用的原料，形成由具有脲键的聚合物形成的掩模用膜的工序；在前述掩模用膜形成蚀刻用的图案的工序；接着，使用前述图案，利用处理气体对前述被蚀刻膜进行蚀刻的工序；以及其后，对前述基板进行加热而将前述聚合物解聚，从而将前述掩模用膜去除的工序。本专利技术的真空处理装置的特征在于，具备：第1蚀刻处理组件，其用于进行如下处理：对于在被蚀刻膜上面形成由具有脲键的聚合物形成的掩模用膜、且在所述掩模用膜上面层叠形成有掩模图案的膜而成的基板，在真空容器内利用处理气体进行蚀刻，从而将前述掩模图案转印到前述掩模用膜；以及、第2蚀刻处理组件，其用于进行如下处理：对经第1蚀刻处理组件蚀刻的基板，在真空容器内将前述掩模用膜作为掩模、利用处理气体对被蚀刻膜进行蚀刻。本专利技术的基板处理装置的特征在于，具备：成膜部，其用于在形成有被蚀刻膜的基板的表面形成由具有脲键的聚合物形成的掩模用膜；抗蚀剂涂布部，其用于将抗蚀剂涂布在形成有前述掩模用膜的基板；曝光前的加热处理部，其对涂布有抗蚀剂的基板进行加热处理；曝光后的加热处理部，其对曝光后的基板进行加热处理；显影处理部，其用于将经加热处理的基板进行显影；和运输机构，其用于进行对基板进行处理的各部之间的运输，前述成膜部包括：用于载置基板的载置台；以及、原料排出部，其用于将聚合用的原料以液体或喷雾的形式向载置于载置台的基板供给。专利技术的效果根据本专利技术，向形成有被蚀刻膜的基板的表面供给聚合用的原料，形成由具有脲键的聚合物形成的掩模用膜。然后，使用形成于该掩模用膜的蚀刻用的图案对前述被蚀刻膜进行蚀刻后，对前述基板进行加热，将前述聚合物解聚而去除前述掩模用膜。因此，不必形成用于去除掩模用膜的等离子体。因此，能够防止被蚀刻膜因该等离子体而受到损伤，能够简易地进行该掩模用膜的去除处理。附图说明图1为示出本专利技术的实施方式的半导体装置的制造方法的工序的一部分的说明图。图2为示出本专利技术的实施方式的半导体装置的制造方法的工序的一部分的说明图。图3为示出本专利技术的实施方式的半导体装置的制造方法的工序的一部分的说明图。图4为示出本专利技术的实施方式的半导体装置的制造方法的工序的一部分的说明图。图5为示出本专利技术的实施方式的半导体装置的制造方法的工序的一部分的说明图。图6为示出通过基于共聚的反应生成具有脲键的聚合物的情况的说明图。图7为用于使异氰酸酯与胺分别以蒸气的形式反应而生成具有脲键的聚合物的装置的剖面图。图8为用于实施前述半导体装置的制造方法的真空处理装置的俯视图。图9为设置于前述真空处理装置的蚀刻处理组件的纵向剖面图。图10为用于实施前述半导体装置的制造方法的涂布、显影装置的俯视图。图11为前述涂布、显影装置的立体图。图12为前述涂布、显影装置的纵向剖面图。图13为设置于前述涂布、显影装置的掩模用膜形成组件的纵向剖面图。图14为示出具有脲键的聚合物形成低聚物的反应的说明图。图15为示出使用仲胺生成具有脲键的聚合物的情况的说明图。图16为示出构成异氰酸酯及胺的原子团的构成的说明图。图17为示出评价试验中得到的扫描显微镜照片的图。图18为示出评价试验中得到的扫描显微镜照片的图。图19为示出评价试验的结果的图。图20为示出评价试验的结果的图。图21为示出评价试验的结果的图。图22为示出评价试验的结果的图。附图标记说明W晶圆20低介电常数膜22硬掩模23聚脲膜26抗蚀膜29导通孔3CVD装置4真空处理装置5蚀刻处理组件50解聚组件6涂布、显影装置8掩模用膜形成组件9水蒸汽处理组件具体实施方式对将本专利技术的半导体装置的制造方法应用于形成半导体装置的布线的工序中的实施方式进行说明。该布线的形成工序是对作为基板的晶圆W进行的双镶嵌。图1～图5是分阶段示出在下层侧的电路部分形成上层侧的电路部分的情况的说明图，11为下层侧的例如层间绝缘膜；12为埋入至层间绝缘膜11中的布线材料；13为具有阻止蚀刻的功能的蚀刻阻止膜。蚀刻阻止膜13是由例如SiC(碳化硅)、SiCN(碳化氮化硅)等形成。在蚀刻阻止膜13上形成有作为层间绝缘膜的低介电常数膜20。作为低介电常数膜20，该例中使用SiOC膜，SiOC膜是例如将DEMS(二乙氧基甲基硅烷，Diethoxymethylsilane)等离子体化，通过CVD(化学气相沉积，ChemicalVaporDeposition)法而成膜的。因此，低介电常数膜20包含硅、碳及氧作为主成分。需要说明的是，下层侧的层间绝缘膜11也可以使用例如SiOC膜。本实施方式中，如图1的(a)所示，从在晶圆W的表面形成有下层侧的电路部分并且在该电路部分上形成有低介电常数膜20的状态起开始处理，在该低介电常数膜20上形成导通孔及沟槽(布线埋入用的槽)后埋入布线为止的处理进行说明。首先，如图1的(b)所示，在低介电常数膜20的表面，通过公知的方法形成对应于沟槽的部位开口的本文档来自技高网...

【技术保护点】
一种半导体装置的制造方法，其特征在于，是对基板进行处理来制造半导体装置的方法，其包括如下工序：向形成有被蚀刻膜的基板的表面供给聚合用的原料，形成由具有脲键的聚合物形成的掩模用膜的工序；在所述掩模用膜形成蚀刻用的图案的工序；接着，使用所述图案、利用处理气体对所述被蚀刻膜进行蚀刻的工序；和其后，对所述基板进行加热而将所述聚合物解聚，从而将所述掩模用膜去除的工序。

【技术特征摘要】
2016.07.21 JP 2016-143265;2016.12.26 JP 2016-251391.一种半导体装置的制造方法，其特征在于，是对基板进行处理来制造半导体装置的方法，其包括如下工序：向形成有被蚀刻膜的基板的表面供给聚合用的原料，形成由具有脲键的聚合物形成的掩模用膜的工序；在所述掩模用膜形成蚀刻用的图案的工序；接着，使用所述图案、利用处理气体对所述被蚀刻膜进行蚀刻的工序；和其后，对所述基板进行加热而将所述聚合物解聚，从而将所述掩模用膜去除的工序。2.根据权利要求1所述的半导体装置的制造方法，其特征在于，所述形成掩模用膜的工序为如下工序：向所述被蚀刻膜供给异氰酸酯的蒸气和胺的蒸气，并且对所述基板进行加热从而使异氰酸酯与胺发生聚合反应。3.根据权利要求1所述的半导体装置的制造方法，其特征在于，所述形成掩模用膜的工序为如下工序：向所述被蚀刻膜供给异氰酸酯的液体和胺的液体，并且对所述基板进行加热，由此使异氰酸酯与胺混合而在该基板表面发生聚合反应。4.根据权利要求1～3中任一项所述的半导体装置的制造方法，其特征在于，所述被蚀刻膜为绝缘膜。5.根据权利要求4所述的半导体装置的制造方法，其特征在于，所述被蚀刻膜为层间绝缘膜。6.根据权利要求5所述的半导体装置的制造方法，其特征在于，所述层间绝缘膜为包含硅、碳及氧的绝缘膜。7.根据权利要求1～6中任一项所述的半导体装置的制造方法，其特征在于，将所述聚合物解聚的工序是将基板加热至300℃～400℃而进行的。8.一种真空处理装置，其特征在于，具备：第1蚀刻处理组件，其用于进行如下处理：对于在被蚀刻膜上面形成由具有脲键的聚合物形成的掩...

【专利技术属性】
技术研发人员：八田浩一，早川崇，奥野洋，新纳礼二，桥本浩幸，山口达也，
申请(专利权)人：东京毅力科创株式会社，
类型：发明
国别省市：日本,JP