A driving circuit for nonvolatile memory, which includes a first drive, a switching circuit and a second drive. The first drive receives an input signal and an inverse input signal, and produces a driving signal. The switching circuit receives the driving signal and a first mode signal and produces an output signal at the output end. The second drive is connected to the output end.
【技术实现步骤摘要】
非易失性存储器的驱动电路
本专利技术涉及一种驱动电路,且特别涉及一种运用于非易失性存储器的驱动电路。
技术介绍
众所周知,非易失性存储器可在电源消失之后,仍可保存数据,因此非易失性存储器已经广泛的运用于电子产品中。再者,非易失性存储器中包括多个非易失性存储器胞(non-volatilecell)排列而成非易失性存储器胞阵列(non-volatilecellarray),而每个非易失性存储器胞中皆包含一浮动栅晶体管(floatinggatetransistor)。请参照图1,其所绘示为易失性存储器示意图。非易失性存储器中包括一非易失性存储器胞阵列110与一驱动电路(drivingcircuit)120。其中,驱动电路120连接至非易失性存储器胞阵列110,且驱动电路120可在各种运作模式下提供各种驱动信号OUT至非易失性存储器胞阵列110。举例来说,根据非易失性存储器胞阵列的运作模式,驱动电路120提供适当的驱动信号OUT来操控非易失性存储器胞阵列110进行读取运作(readoperation)或者编程运作(programoperation)。
技术实现思路
本专利技术的主要目的提出一种非易失性存储器中的驱动电路,可在高温的环境下,稳定地提供驱动信号至非易失性存储器胞阵列。本专利技术涉及一种驱动电路,包括:一第一晶体管,其源极与体极连接至一第一供应电压,漏极连接至一节点a1、栅极连接至一节点b2;一第二晶体管,其源极与体极连接至该第一供应电压,漏极连接至一节点b1、栅极连接至一节点a2;一第三晶体管,其源极与体极连接至该第一供应电压,漏极与栅极连接至该节点a1; ...
【技术保护点】
一种驱动电路,连接至非易失性存储器胞阵列,该驱动电路包括:第一晶体管,其源极与体极连接至第一供应电压,漏极连接至节点(a1)、栅极连接至节点(b2);第二晶体管,其源极与体极连接至该第一供应电压,漏极连接至节点(b1)、栅极连接至节点(a2);第三晶体管,其源极连接至第二供应电压,体极连接至该第一供应电压,漏极与栅极连接至该节点(a1);第四晶体管,其源极连接至该第二供应电压,体极连接至该第一供应电压,漏极与栅极连接至该节点(b1);第五晶体管,其源极与体极连接至该节点(a1),栅极连接至该第二供应电压、漏极连接至该节点(a2);第六晶体管,其源极与体极连接至该节点(b1),栅极连接至该第二供应电压、漏极连接至该节点(b2);其中,该节点(b2)产生驱动信号;第七晶体管,其源极与体极连接至该节点(a2),栅极连接至第三供应电压、漏极连接至节点(a3);第八晶体管,其源极与体极连接至该节点(b2),栅极连接至该第三供应电压、漏极连接至节点(b3);第九晶体管,其漏极连接至该节点(a3)、栅极连接至该第三供应电压、源极连接至节点(a4)、体极连接至第四供应电压;第十晶体管,其漏极连接至该节 ...
【技术特征摘要】
2016.07.14 US 62/362,0681.一种驱动电路,连接至非易失性存储器胞阵列,该驱动电路包括:第一晶体管,其源极与体极连接至第一供应电压,漏极连接至节点(a1)、栅极连接至节点(b2);第二晶体管,其源极与体极连接至该第一供应电压,漏极连接至节点(b1)、栅极连接至节点(a2);第三晶体管,其源极连接至第二供应电压,体极连接至该第一供应电压,漏极与栅极连接至该节点(a1);第四晶体管,其源极连接至该第二供应电压,体极连接至该第一供应电压,漏极与栅极连接至该节点(b1);第五晶体管,其源极与体极连接至该节点(a1),栅极连接至该第二供应电压、漏极连接至该节点(a2);第六晶体管,其源极与体极连接至该节点(b1),栅极连接至该第二供应电压、漏极连接至该节点(b2);其中,该节点(b2)产生驱动信号;第七晶体管,其源极与体极连接至该节点(a2),栅极连接至第三供应电压、漏极连接至节点(a3);第八晶体管,其源极与体极连接至该节点(b2),栅极连接至该第三供应电压、漏极连接至节点(b3);第九晶体管,其漏极连接至该节点(a3)、栅极连接至该第三供应电压、源极连接至节点(a4)、体极连接至第四供应电压;第十晶体管,其漏极连接至该节点(b3)、栅极连接至该第三供应电压、源极连接至节点(b4)、体极连接至该第四供应电压;第十一晶体管,其漏极连接至该节点(a4)、栅极接收输入信号、源极与体极连接至该第四供应电压;第十二晶体管,其漏极连接至该节点(b4)、栅极接收反相的输入信号、源极连接至第五供应电压、体极连接至该第四供应电压;第一偏压电路,连接至该节点(a2)并提供特定电压至该节点(a2);以及第二偏压电路,连接至该节点(b2)并提供该特定电压至该节点(b2)。2.如权利要求1所述的驱动电路,其中该第一偏压电路包括:第十三晶体管,栅极连接至该节点(a3)、源极连接至该节点(a2);以及第十四晶体管,源极连接至该第十三晶体管的漏极、栅极连接至该节点(a3)、漏极连接至该第三供应电压。3.如权利要求2所述的驱动电路,其中该第二偏压电路包括:第十五晶体管,栅极连接至该节点(b3)、源极连接至该节点(b2);以及第十六晶体管,源极连接至该第十五晶体管的漏极、栅极连接至该节点(b3)、漏极连接至该第三供应电压。4.如权利要求3所述的驱动电路,其中该第十三晶体管的体极与源极相互连接,该第十四晶体管的体极与源极相互连接,该第十五晶体管的体极与源极相互连接,该第十六晶体管的体极与源极相互连接。5.如权利要求3所述的驱动电路,其中该第十三晶体管、该第十四晶体管、该第十五晶体管与该第十六晶体管的体极连接至偏压电压。6.如权利要求1所述的驱动电路,其中该第一供应电压大于等于该第二供应电压,该第二供应电压大于等于该第三供应电压,该第三供应电压大于该第四供应电压。7.一种驱动电路,连接至非易失性存储器胞阵列,该驱动电路包括:第一驱动器,包括:第一晶体管,其源极与体极连接至第一供应电压,漏极连接至节点(a1)、栅极连接至节点(b2);第二晶体管,其源极与体极连接至该第一供应电压,漏极连接至节点(b1)、栅极连接至节点(a2);第三晶体管,其源极连接至第二供应电压,体极连接至该第一供应电压,漏极与栅极连接至该节点(a1);第四晶体管,其源极连接至该第二供应电压,体极连接至该第一供应电压,漏极与栅极连接至该节点(b1);第五晶体管,其源极与体极连接至该节点(a1),栅极连接至该第二供应电压、漏极连接至该节点(a2);第六晶体管,其源极与体极连接至该节点(b1),栅极连接至该第二供应电压、漏极连接至该节点(b2);第七晶体管,其源极与体极连接至该节点(a2),栅极连接至第三供应电压、漏极连接至节点(a3);第八晶体管,其源极与体极连接至该节点(b2),栅极连接至该第三供应电压、漏极连接至节点(b3);第九晶体管,其漏极连接至该节点(a3)、栅极连接至该第三供应电...
【专利技术属性】
技术研发人员:柏正豪,
申请(专利权)人:力旺电子股份有限公司,
类型:发明
国别省市:中国台湾,71
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。