封装基板制作方法技术

本发明专利技术公开了一种封装基板制作方法，该方法包含提供载板，其中载板包含基板、设置在基板上的至少一个薄膜电阻以及设置在薄膜电阻上的多个图样化电路，其中图样化电路中任意两个相邻电路之间具有间隙，部分薄膜电阻延伸至第一图样化电路之间的至少一个间隙中；接下来在载板设置有薄膜电阻的一侧形成保护材料，且保护材料至少覆盖薄膜电阻延伸至间隙内的至少一部分；接下来薄化保护材料；以及移除部分的保护材料，其中未经移除的保护材料形成保护层，并覆盖薄膜电阻延伸至间隙内的部分。通过形成保护层覆盖薄膜电阻，提供薄膜电阻较好的保护，减少或避免薄膜电阻在后续的工艺中受到化学物质侵蚀而损伤，以维持薄膜电阻电性性质较好的一致性。

Fabrication method of package substrate

The invention discloses a method for manufacturing a substrate, the method includes providing a carrier board, wherein at least one thin film resistor board comprises a substrate disposed on a substrate, and a plurality of patterns arranged on the thin film resistor of the circuit, with the gap between the arbitrary pattern circuit two adjacent circuit, at least one a gap between the thin film resistor part extends to the first patterned circuit; then there is one side of thin film resistors to form a protective material is provided on the carrier plate and the protective material at least covering at least a portion of the thin film resistor extends to the gap; the next thin protective material; and removing part of the protective material, which forms a protective layer without the protection of material removal, and covering the thin film resistor extends to the inner part of the gap. By forming the protective layer to cover the film resistance, we can provide better protection for the film resistance, reduce or avoid the damage of the film resistance in the subsequent process by chemical substances, so as to maintain the consistency of the electrical resistance property of the film resistor.

【技术实现步骤摘要】
封装基板制作方法
本专利技术涉及一种封装基板的制作方法，特别涉及制造封装基板的薄膜电阻的方法。
技术介绍
通过集成电路的工艺技术演进，集成电路内关于布线密度、传输速率以及防止信号干扰等，可提升整体集成电路效能的相关需求也随之提高。其中，制造完成的集成电路必须通过后段工艺(backendofline，BEOL)以及封装等工艺，将集成电路与实际应用的电子元件间，做电性连接。然而，随着微缩工艺的进步，使得集成电路的体积不断缩减，其中较高阶的封装工艺所制成的封装体多半需应用集成电路载板(ICcarrier)(又称封装基板)中介于集成电路与印刷电路板之间。概括来说，集成电路载板通过内部线路连接集成电路与印刷电路板，用以沟通集成电路与印刷电路板间的信号，并同时赋予保护电路与散热等功能。由于来自集成电路与印刷电路板的信号需通过集成电路载板传递，因此，集成电路载板传递信号的品质，也对于集成电路整体的效能表现有实质的影响。目前，常见的集成电路大致上通过集成电路载板的图样化电路与印刷电路板相连接。然而，设置在图样化电路间控制集成电路载板电性的薄膜电阻，肇因于后续工艺所使用的化学物质，容易让薄膜电阻在制造其它集成电路载板的结构时，被化学物质侵蚀而造成已制成的薄膜电阻的电性特性改变，使得集成电路载板的薄膜电阻的一致性较差，进而影响后续信号的传递。由此可见，上述现有的结构，显然仍存在不便与缺陷，而有待加以进一步改进。为了解决上述问题，相关领域莫不费尽心思来谋求解决之道，但长久以来一直未见适用的方式被发展完成。因此，如何能有效解决上述问题，实属当前重要研发课题之一，亦成为当前相关领域亟需改进的目标。
技术实现思路
本专利技术的一技术方面是有关于一种封装基板制作方法，其利用保护材料形成保护层覆盖薄膜电阻远离基板的表面，提供薄膜电阻较好的保护，让薄膜电阻可在后续的工艺中减少或避免因受到化学物质侵蚀而损伤。如此一来，可减少或避免薄膜电阻的电性性质在制成后，又随后续工艺进行而改变。进一步地，采用本方法所制造的封装基板，其薄膜电阻电性性质可在制成后维持较佳的一致性，并让包含保护层的封装基板提供稳定的电性性质。本专利技术提供一种封装基板制作方法，包含提供载板，其中载板至少包含基板、设置在基板上的至少一个薄膜电阻以及设置在薄膜电阻上的多个第一图样化电路，其中第一图样化电路中任意两个相邻电路之间具有间隙，部分薄膜电阻延伸至第一图样化电路之间的至少一个间隙中；接下来在载板设置有薄膜电阻的一侧形成第一保护材料，且第一保护材料至少覆盖薄膜电阻延伸至间隙内的至少一部分；接下来薄化第一保护材料；以及移除部分第一保护材料，其中未经移除的第一保护材料形成第一保护层，并覆盖薄膜电阻延伸至间隙内的部分。在本专利技术一或多个实施方式中，上述的移除部分第一保护材料的步骤可包含选择性地曝光第一保护材料；以及蚀刻第一保护材料，以将第一保护材料位于基板上方设置有薄膜电阻以外的区域的部分实质上完全移除。在本专利技术一或多个实施方式中，上述的蚀刻第一保护材料的步骤可更进一步地从间隙中设置有薄膜电阻的区域内移除第一保护材料的一部分，以暴露薄膜电阻邻接间隙的至少一部分。在本专利技术一或多个实施方式中，上述的薄化第一保护材料的步骤，更进一步地使得第一保护材料相对基板具有第一高度，其中第一高度大于第一图样化电路相对基板的第二高度。在本专利技术一或多个实施方式中，上述的薄化第一保护材料的步骤，更进一步地使得第一保护材料相对基板具有第三高度，其中第三高度与第一图样化电路相对基板的第二高度实质上相等。在本专利技术一或多个实施方式中，上述的薄化第一保护材料的步骤，更进一步地使得第一保护材料相对基板具有第四高度，其中第四高度小于第一图样化电路相对基板的第二高度。在本专利技术一或多个实施方式中，上述的形成第一保护材料的步骤还包含形成第一保护材料覆盖第一图样化电路，其中移除部分第一保护材料的步骤还包含部分地移除第一保护材料位于第一图样化电路上的部分，其中未移除的第一保护材料覆盖第一图样化电路的部分与覆盖薄膜电阻位于间隙内的部分互相邻接，以共同形成第一保护层。在本专利技术一或多个实施方式中，上述的形成第一保护材料的步骤还包含形成第一保护材料覆盖基板，其中移除部分第一保护材料的步骤还包含部分地移除第一保护材料位于基板上的部分，其中未移除的第一保护材料覆盖基板的部分与覆盖薄膜电阻位于间隙内的部分互相邻接，以共同形成第一保护层。在本专利技术一或多个实施方式中，上述的封装基板制作方法还包含形成第二保护层，使得第二保护层覆盖薄膜电阻暴露在第一保护层外的部分以及第一保护层。在本专利技术一或多个实施方式中，上述的形成第二保护层的步骤更进一步地让第二保护层覆盖第一图样化电路及基板表面其中至少一个。在本专利技术一或多个实施方式中，上述的封装基板制作方法还包含在载板的第一侧形成介电层，并覆盖第一图样化电路、间隙以及第一保护层。在本专利技术一或多个实施方式中，上述的封装基板制作方法可还包含在介电层中对应第一图样化电路中至少一个形成开孔；以及在开孔中形成导电盲孔，以连接第一图样化电路中的对应者至介电层远离基板的表面。通过形成保护层覆盖薄膜电阻，提供薄膜电阻很好的保护，减少或避免薄膜电阻在后续的工艺中受到化学物质侵蚀而损伤，以维持薄膜电阻电性性质很好的一致性。附图说明本专利技术的上述和其它目的、特征、优点与实施例，通过下方的实施例搭配相对应的附图能更明显易懂，必须要强调的是附图的绘示为本于实务，附图绘示的不同特征并非该特征的实际尺寸比例，必须了解到这些不同特征可能会因为解说的方便而放大或缩小其尺寸：图1绘示依据本专利技术多个实施方式的封装基板制作方法的流程图。图2至图3绘示依据本专利技术多个实施方式的封装基板于制作方法的不同阶段的侧视剖面图。图4A至图4C绘示依据本专利技术多个实施方式的封装基板于封装基板制作方法的不同阶段的侧视剖面图。图5A至图5C绘示依据本专利技术多个实施方式的封装基板的部分的上视图。图6A至图6C绘示依据本专利技术另外的多个实施方式的封装基板于封装基板制作方法的不同阶段的侧视剖面图。图7A至图7C绘示依据本专利技术多个实施方式的封装基板的部分的上视图。图8A至图8C绘示依据本专利技术另外的多个实施方式的封装基板于封装基板制作方法的不同阶段的侧视剖面图。图9A至图9B绘示依据本专利技术另外的多个实施方式的封装基板于封装基板制作方法的不同阶段的侧视剖面图。图10A至图10C绘示依据本专利技术多个实施方式的封装基板的部分的上视图。图11绘示依据本专利技术另外的多个实施方式的封装基板于封装基板制作方法的不同阶段的侧视剖面图。图12A至图12D绘示依据本专利技术另外的多个实施方式的封装基板于封装基板制作方法的不同阶段的侧视剖面图。图13绘示依据本专利技术另外的多个实施方式的封装基板于封装基板制作方法的不同阶段的侧视剖面图。除非有其它表示，在不同附图中相同的号码与符号通常被当作相对应的部件。该些图示的绘示为清楚表达这些实施方式的相关关联而非绘示该实际尺寸。具体实施方式以下将以附图说明本专利技术的多个实施方式，为明确说明起见，许多实务上的细节将在以下叙述中一并说明。然而，应了解到，这些实务上的细节不应用以限制本专利技术。也就是说，在本专利技术部分实施方式中，这些实务上的细节是非必要的。此外，当一个元件被称为“在…上”时，它可本文档来自技高网...

【技术保护点】
一种封装基板制作方法，其特征在于，包含：提供载板，其中所述载板包含基板、设置在所述基板上的至少一个薄膜电阻以及设置在所述薄膜电阻上的多个第一图样化电路，其中所述多个第一图样化电路中任意两个相邻电路之间具有间隙，部分所述薄膜电阻延伸至该等第一图样化电路之间的至少一个间隙中；在所述载板设置有所述薄膜电阻的一侧形成第一保护材料，且所述第一保护材料至少覆盖所述薄膜电阻延伸至所述间隙内的至少一部分；薄化所述第一保护材料；以及移除部分所述第一保护材料，其中未经移除的所述第一保护材料形成第一保护层，并覆盖所述薄膜电阻延伸至所述间隙内的部分。

【技术特征摘要】
1.一种封装基板制作方法，其特征在于，包含：提供载板，其中所述载板包含基板、设置在所述基板上的至少一个薄膜电阻以及设置在所述薄膜电阻上的多个第一图样化电路，其中所述多个第一图样化电路中任意两个相邻电路之间具有间隙，部分所述薄膜电阻延伸至该等第一图样化电路之间的至少一个间隙中；在所述载板设置有所述薄膜电阻的一侧形成第一保护材料，且所述第一保护材料至少覆盖所述薄膜电阻延伸至所述间隙内的至少一部分；薄化所述第一保护材料；以及移除部分所述第一保护材料，其中未经移除的所述第一保护材料形成第一保护层，并覆盖所述薄膜电阻延伸至所述间隙内的部分。2.如权利要求1所述的封装基板制作方法，其特征在于，所述移除部分第一保护材料的步骤包含：选择性地曝光所述第一保护材料；以及蚀刻所述第一保护材料，以将所述第一保护材料位于所述基板上方设置有所述薄膜电阻以外的区域的部分实质上完全移除。3.如权利要求2所述的封装基板制作方法，其特征在于，所述蚀刻第一保护材料的步骤，更进一步从该等间隙中设置有所述薄膜电阻的区域内移除所述第一保护材料的一部分，以至少暴露所述薄膜电阻邻接所述间隙的一部分。4.如权利要求1所述的封装基板制作方法，其特征在于，所述薄化第一保护材料的步骤，更进一步使所述第一保护材料相对所述基板具有第一高度，其中所述第一高度大于该等第一图样化电路相对所述基板的第二高度。5.如权利要求1所述的封装基板制作方法，其特征在于，所述薄化第一保护材料的步骤，更进一步使所述第一保护材料相对所述基板具有第三高度，其中所述第三高度与该等第一图样化电路相对所述基板的第二高度实质上相等。6.如权利要求1所述的封装基板制作方法，其特征在于，所述薄化第一保护材料的步骤，更进一步使所述...

【专利技术属性】
技术研发人员：赵裕荧，曾信得，王音统，
申请(专利权)人：欣兴电子股份有限公司，
类型：发明
国别省市：中国台湾,71