一种PCB布局布线的方法和结构技术

技术编号:17057972 阅读:19 留言:0更新日期:2018-01-17 20:48
本发明专利技术公开了一种PCB布局布线的方法和结构,所述方法通过将PCB的信号走线、电源层面和地层面混合布局,在信号走线的参考层面,通过划分局部区域为地平面,为信号走线提供参考层面和回流路径。所述结构包括信号走线、电源层面和地层面,其中,在信号走线的参考层面,通过划分局部区域为地平面,为信号走线提供参考层面和回流路径。本发明专利技术不再遵从传统的信号和电源分开布局方式,信号电源和地混合布局布线,从而提高板卡设计密度,合理规划电源、地及信号线Layout设计区域,从而可以降低PCB层数,节省成本。

A method and structure of PCB layout and wiring

The invention discloses a method and a structure of a PCB layout, the method by the PCB signal line, the power level and the level of mixed signal line layout, in the reference level, by dividing the local area as a ground plane, to provide the reference level and the return path for the signal line. The structure includes signal line, power supply level and ground level. In the reference level of signal routing, it provides reference level and reflux path for signal line by dividing local area as ground plane. The invention no longer complies with the traditional signal and power separate layout mode, signal power and ground mixed layout and wiring, thereby improving the design density of the board, and reasonably planning the Layout design area of power supply, ground and signal line, so as to reduce the number of PCB layers and save cost.

【技术实现步骤摘要】
一种PCB布局布线的方法和结构
本专利技术涉及PCB信号及电源布局布线
,具体涉及一种PCB布局布线的方法和结构。
技术介绍
随着互联网、大数据的快速发展,云计算时代的到来,云计算中心、大数据中心得以快速发展和壮大,随之而来的服务器和存储的需求及使用也越来越多。服务器和存储作为云计算、大数据的数据处理和储存的支撑,直接决定了整个系统的稳定性。而PCB板作为服务器的核心,其设计的好坏直接决定了服务器的稳定性。PCB主要由信号线和电源组成,在设计时要综合考虑信号及电源设计,在尽量降低设计成本的同时设计出高质量的PCB电路板。现有主板设计方案为12层板,其叠层设计及信号电源规划如下:TOP1ozPCIEDDRGND1oz地Signal1ozDDR,QPI,杂线Signal1oz高速线,杂线GND1oz地Power2oz电源Power2oz电源GND1oz地Signal1oz高速线,杂线Signal1ozDDR,QPI,高速线GND1o地BOT1ozPCIEDDR其中:TOP,BOT层布PCIE、DDR高速线,2,5,8,11层铺完整的地层;3,4,9,10层走高速线及杂线,6,7层走Power电源面。以上设计每层信号线都有临近的地作参考,有完整的两层电源面、四层地平面,为在不考虑成本情况下的最优设计方法。现有设计技术方案电源、地、信号具有足够的布局布线空间,而且有部分空间剩余,在现阶段对服务器成本越来越敏感的情况下,存在着过设计的现象,不利于提升产品市场竞争力。
技术实现思路
本专利技术要解决的技术问题是:针对上述问题,本专利技术提供一种PCB布局布线的方法和结构。本专利技术所采用的技术方案为:一种PCB布局布线的方法,所述方法通过将PCB的信号走线、电源层面和地层面混合布局,在信号走线的参考层面,通过划分局部区域为地平面,为信号走线提供参考层面和回流路径,节省了布线空间。所述PCB采用10层板,其中原12层板的L3层和L10层的QPI信号线分别铺设到L5层和L6层,各叠层的设计及信号电源布局规划如下:TOP1ozPCIE,DDRGND1oz地Signal1ozDDR,高速线,杂线Power/GND2oz电源,地Power/Signal1ozQPI,电源Signal/GND/Power1ozQPI,地,高速线,杂线Power/GND2oz电源,地Signal1ozDDR,高速线,杂线GND1oz地BOT1ozPCIE,DDR。所述PCB的布局包括:PCH和PCIE插槽摆放区,DIMM槽与CPU摆放区,QPI走线区(连接两个CPU),其中:L5层:对应QPI走线区的区域摆放QPI信号走线,其对应参考面为L4层的地平面,其他区域为电源面;L4层:对应QPI走线区和DIMM槽与CPU摆放区的区域为地平面,其他区域为电源面。L6层:对应QPI走线区的区域摆放QPI信号走线,对应PCH和PCIE插槽摆放区摆放高速线和杂线,对应DIMM槽与CPU摆放区设置为地平面;L7层:对应L6层的QPI信号走线的区域和高速线和杂线的区域,为地平面,给L6层的QPI信号及其它高速线提供参考,其他区域铺电源。一种PCB布局布线的结构,所述结构包括信号走线、电源层面和地层面,其中,在信号走线的参考层面,通过划分局部区域为地平面,为信号走线提供参考层面和回流路径,节省了布线空间。所述PCB为10层板结构,PCB叠层的布局规划如下:TOP1ozPCIE,DDRGND1oz地Signal1ozDDR,高速线,杂线Power/GND2oz电源,地Power/Signal1ozQPI,电源Signal/GND/Power1ozQPI,地,高速线,杂线Power/GND2oz电源,地Signal1ozDDR,高速线,杂线GND1oz地BOT1ozPCIE,DDR。所述PCB的布局包括:PCH和PCIE插槽摆放区,DIMM槽与CPU摆放区,QPI走线区(连接两个CPU),其中:L5层:对应QPI走线区的区域摆放QPI信号走线,其对应参考面为L4层的地平面,其他区域为电源面;L4层:对应QPI走线区和DIMM槽与CPU摆放区的区域为地平面,其他区域为电源面。L6层:对应QPI走线区的区域摆放QPI信号走线,对应PCH和PCIE插槽摆放区摆放高速线和杂线,对应DIMM槽与CPU摆放区设置为地平面;L7层:对应L6层的QPI信号走线的区域和高速线和杂线的区域,为地平面,给L6层的QPI信号及其它高速线提供参考,其他区域铺电源。本专利技术的有益效果为:本专利技术不再遵从传统的信号和电源分开布局方式,信号电源和地混合布局布线,从而提高板卡设计密度,合理规划电源、地及信号线Layout设计区域,从而可以降低PCB层数,节省成本。附图说明图1为板卡Layout示意图;图2为L4层规划示意图;图3为L5层规划示意图;图4为L6层规划示意图;图5为L7层规划示意图。具体实施方式根据说明书附图,结合具体实施方式对本专利技术进一步说明:一种PCB布局布线的方法,所述方法的实现步骤如下:1)、确定PCB形状,并在PCB上将主要芯片摆放在合理位置,如图1所示,划分为PCH和PCIE插槽摆放区,DIMM槽与CPU摆放区,QPI走线区(连接两个CPU);2)、PCB采用10层板叠层;3)、TOP,L2,L3,L8,L9,L10(BOT)按照传统设计方式规划布局布线,其中:第3层和第8层的DDR不作变动,QPI信号调整到第5层和第6层;原设计的12层改成10层后,减去2层信号层的高速线和杂线,调整到10层设计的第3层和第8层,L5层:对应QPI走线区的区域摆放QPI信号走线,其对应参考面为L4层的地平面,其他区域为电源面,如图2所示;L4层:对应QPI走线区和DIMM槽与CPU摆放区的区域为地平面,其他区域为电源面,如图3所示;L6层:对应QPI走线区的区域摆放QPI信号走线,对应PCH和PCIE插槽摆放区摆放高速线和杂线,对应DIMM槽与CPU摆放区设置为地平面,如图4所示;L7层:对应L6层的QPI信号走线的区域和高速线和杂线的区域,为地平面,给L6层的QPI信号及其它高速线提供参考,其他区域铺电源,如图5所示。具体布局如下:TOP1ozPCIE,DDRL21oz地L31ozDDR,高速线,杂线L42oz电源,地L51ozQPI,电源L61ozQPI,地,高速线,杂线L72oz电源,地L81ozDDR,高速线,杂线L91oz地BOT1ozPCIE,DDR。实施方式仅用于说明本专利技术,而并非对本专利技术的限制,有关
的普通技术人员,在不脱离本专利技术的精神和范围的情况下,还可以做出各种变化和变型,因此所有等同的技术方案也属于本专利技术的范畴,本专利技术的专利保护范围应由权利要求限定。本文档来自技高网
...
一种PCB布局布线的方法和结构

【技术保护点】
一种PCB布局布线的方法,其特征在于,所述方法通过将PCB的信号走线、电源层面和地层面混合布局,在信号走线的参考层面,通过划分局部区域为地平面,为信号走线提供参考层面和回流路径。

【技术特征摘要】
1.一种PCB布局布线的方法,其特征在于,所述方法通过将PCB的信号走线、电源层面和地层面混合布局,在信号走线的参考层面,通过划分局部区域为地平面,为信号走线提供参考层面和回流路径。2.根据权利要求1所述的一种PCB布局布线的方法,其特征在于,所述PCB采用10层板,各叠层的设计及信号电源布局规划如下:TOP1ozPCIE,DDRGND1oz地Signal1ozDDR,高速线,杂线Power/GND2oz电源,地Power/Signal1ozQPI,电源Signal/GND/Power1ozQPI,地,高速线,杂线Power/GND2oz电源,地Signal1ozDDR,高速线,杂线GND1oz地BOT1ozPCIE,DDR。3.根据权利要求2所述的一种PCB布局布线的方法,其特征在于,所述PCB的布局包括:PCH和PCIE插槽摆放区,DIMM槽与CPU摆放区,QPI走线区,其中:L5层:对应QPI走线区的区域摆放QPI信号走线,其对应参考面为L4层的地平面,其他区域为电源面;L4层:对应QPI走线区和DIMM槽与CPU摆放区的区域为地平面,其他区域为电源面。4.根据权利要求3所述的一种PCB布局布线的方法,其特征在于:L6层:对应QPI走线区的区域摆放QPI信号走线,对应PCH和PCIE插槽摆放区摆放高速线和杂线,对应DIMM槽与CPU摆放区设置为地平面;L7层:对应L6层的QPI信号走线的区域和高速线和杂线的区域,为地平面,给L6层的QPI信号及其它高速线提供参考,其他区...

【专利技术属性】
技术研发人员:李德恒
申请(专利权)人:郑州云海信息技术有限公司
类型:发明
国别省市:河南,41

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1