一种新型跨导运算放大器电路制造技术

本发明专利技术实施例公开了一种新型跨导运算放大器电路，该运算放大器包括相互连接的N型和P型互补输入的循环折叠跨导运算放大器电路以及数据驱动辅助充电支路单元；数据驱动辅助充电支路单元包括电流镜单元和比较控制单元；电流镜单元包括：电流源单元和开关单元；比较控制单元，用于检测N型和P型互补输入的循环折叠跨导运算放大器电路的正负输入端的输入差分信号，并当输入差分信号大于或等于比较控制单元的打开阈值时控制开关单元中相应的开关打开，以使电流源单元经过比较控制单元的输出端为负载充电。通过本发明专利技术实施例方案，提高了放大器对负载的响应速度并降低了功耗。

【技术实现步骤摘要】
一种新型跨导运算放大器电路
本专利技术实施例涉及微电子学与固体电子学领域，尤指一种新型跨导运算放大器电路。
技术介绍
运算放大器是很多模拟电路最重要的模块之一，广泛应用于模数转换电路，滤波器等模拟信号处理电路中，通常决定了高性能开关电容电路能够达到的精度、速度和功耗等指标。在开关电容电路中，负载通常为纯电容性质，此时单级运算跨导放大器OTA优于多级的运算放大器。因此，传统的折叠式运算跨导放大器获得广泛的应用。但是，传统的折叠式OTA具有速度慢、功耗大等缺点，特别是在负载电容较大的时候运算放大器的速度成为制约开关电容电路速度的主要瓶颈。
技术实现思路
为了解决上述技术问题，本专利技术实施例提供了一种新型跨导运算放大器电路，能够提高放大器对负载的响应速度并降低功耗。为了达到本专利技术实施例目的，本专利技术实施例提供了一种新型跨导运算放大器电路，该运算放大器包括：相互连接的N型和P型互补输入的循环折叠跨导运算放大器电路以及数据驱动辅助充电支路单元；数据驱动辅助充电支路单元包括电流镜单元和比较控制单元；电流镜单元包括：电流源单元和开关单元；比较控制单元，用于检测N型和P型互补输入的循环折叠跨导运算放大器电路的正负输入端的输入差分信号，并当输入差分信号大于或等于比较控制单元的打开阈值时控制开关单元中相应的开关打开，以使电流源单元经过比较控制单元的输出端为负载充电。可选地，N型和P型互补输入的循环折叠跨导运算放大器电路包括：N型互补输入差分对单元以及与该N型互补输入差分对单元连接的N型偏置电压晶体管单元、N型偏置尾电流晶体管单元和N型共源共栅晶体管对单元；以及，P型互补输入差分对单元以及与该P型互补输入差分对单元连接的P型偏置电压晶体管单元、P型偏置尾电流晶体管单元和P型共源共栅晶体管对单元。可选地，N型互补输入差分对单元包括：第一NMOS管、第二NMOS管、第三NMOS管和第四NMOS管；其中，第一NMOS管和第二NMOS管的栅极均与输入差分信号中的第一差分信号VINN相连；第三NMOS管和第四NMOS管的栅极均与输入差分信号中的第二差分信号VINP相连；N型偏置电压晶体管单元包括：第五NMOS管；第五NMOS管的栅极与第一偏置电压相连，源极接地，漏极与第一NMOS管、第二NMOS管、第三NMOS管和第四NMOS管的源极相连。可选地，P型互补输入差分对单元包括：第九PMOS管、第十PMOS管、第十一PMOS管和第十二PMOS管；其中，第九PMOS管和第十PMOS管的栅极均与第一差分信号VINN相连；第十一PMOS管和第十二PMOS管的栅极均与第二差分信号VINP相连；P型偏置尾电流晶体管单元包括：第一PMOS管、第二PMOS管、第三PMOS管和第四PMOS管；其中，第一PMOS管的栅极与第二PMOS管的栅极相连后再与第四NMOS管的漏极相连，第三PMOS管的栅极与第四PMOS管的栅极相连后再与第二NMOS管的漏极相连，第一PMOS管、第二PMOS管、第三PMOS管和第四PMOS管的源极与电源电压相连；P型共源共栅晶体管对单元包括：第五PMOS管、第六PMOS管、第七PMOS管和第八PMOS管；其中，第五PMOS管的栅极与第六PMOS管的栅极相连后与第二偏置电压相连；第七PMOS管的栅极与第八PMOS管的栅极相连后也与第二偏置电压相连；第五PMOS管的源极与第二PMOS管的漏极相连，第六PMOS管的源极与第三PMOS管的漏极相连，第五PMOS管的漏极与第四NMOS管的漏极相连，第六PMOS管的漏极与第二NMOS管的漏极相连，第七PMOS管的源极与第一NMOS管的漏极相连后再与第一PMOS管的漏极相连，第八PMOS管的源极与第三NMOS管的漏极相连后再与第四PMOS管的漏极相连；P型偏置电压晶体管单元包括：第十三PMOS管；第十三PMOS管的栅极与共模控制信号相连，源极与电源电压相连，漏极与第九PMOS管、第十PMOS管、第十一PMOS管和第十二PMOS管的源极相连。可选地，N型偏置尾电流晶体管单元包括：第六NMOS管、第七NMOS管、第八NMOS管和第九NMOS管；其中第六NMOS管的栅极与第七NMOS管的栅极相连后再与第十二PMOS管的漏极相连，第八NMOS管的栅极与第九NMOS管的栅极相连后再与第十PMOS管的漏极相连，第六NMOS管、第七NMOS管、第八NMOS管和第九NMOS管的源极接地；N型共源共栅晶体管对单元包括：第十NMOS管、第十一NMOS管、第十二NMOS管和第十三NMOS管；其中，第十NMOS管的栅极与第十一NMOS管的栅极相连后与第三偏置电压相连，第十二NMOS管的栅极与第十三NMOS管的栅极相连后也与第三偏置电压相连，第十NMOS管的源极与第七NMOS管的漏极相连，第十一NMOS管的源极与第八NMOS管的漏极相连，第十NMOS管的漏极与第十二PMOS管的漏极相连，第十一NMOS管的漏极与第十PMOS管的漏极相连，第十二NMOS管的源极与第九PMOS管的漏极相连后再与第六NMOS管的漏极相连，第十三NMOS管的源极与第十一PMOS管的漏极相连后再与第九NMOS管的漏极相连。可选地，第七PMOS管的漏极和第十二NMOS管的漏极相连输出第一输出差分信号VOUTP，第八PMOS管的漏极和第十三NMOS管的漏极相连输出第二输出差分信号VOUTN，第一输出差分信号VOUTP和第二输出差分信号VOUTN共同构成全差分输出信号。可选地，电流源单元包括：第十四PMOS管、第十五PMOS管、第十六PMOS管、第十七PMOS管、第二十二NMOS管、第二十三NMOS管、第二十四NMOS管和第二十五NMOS管；开关单元包括：第十四NMOS管、第十五NMOS管、第十六NMOS管、第十七NMOS管、第十八NMOS管、第十九NMOS管、第二十NMOS管和第二十一NMOS管。可选地，第十四PMOS管、第十五PMOS管、第十六PMOS管和第十七PMOS管的源极与电源电压相连，第十四PMOS管、第十五PMOS管、第十六PMOS管和第十七PMOS管的栅极接第四偏置电压，第十四PMOS管的漏极与第十四NMOS管的漏极相连，第十五PMOS管的漏极与第十六NMOS管的漏极相连，第十六PMOS管的漏极与第十八NMOS管的漏极相连，第十七PMOS管的漏极与第二十NMOS管的漏极相连，第十四NMOS管的源极与第十五NMOS管的漏极相连后与第二输出差分信号VOUTN的输出端相连，第十六NMOS管的源极与第十七NMOS管的漏极相连后接差分输出端VOUTP，第十八NMOS管的源极与第十九NMOS管的漏极相连后与第二输出差分信号VOUTN的输出端相连，第二十NMOS管的源极与第二十一NMOS管的漏极相连后与第一输出差分信号VOUTP的输出端相连，第十四NMOS管和第十七NMOS管的栅极接第一控制信号VC1，第十五NMOS管和第十六NMOS管的栅极接第二控制信号VC2，第十八NMOS管和第二十一NMOS管的栅极接第三控制信号VC3，第十九NMOS管和第二十NMOS管的栅极接第四控制信号VC4，第十五NMOS管的源极与第二十二NMOS管的漏极相连，第十七NMOS管的源极与第二十三NMOS管的漏极相连，第十九NMOS管的源极与第二十四NMOS管的漏极相连，第二本文档来自技高网...

【技术保护点】
一种新型跨导运算放大器电路，其特征在于，所述运算放大器包括：相互连接的N型和P型互补输入的循环折叠跨导运算放大器电路以及数据驱动辅助充电支路单元；所述数据驱动辅助充电支路单元包括电流镜单元和比较控制单元；所述电流镜单元包括：电流源单元和开关单元；所述比较控制单元，用于检测所述N型和P型互补输入的循环折叠跨导运算放大器电路的正负输入端的输入差分信号，并当所述输入差分信号大于或等于所述比较控制单元的打开阈值时控制所述开关单元中相应的开关打开，以使所述电流源单元经过所述比较控制单元的输出端为负载充电。

【技术特征摘要】
1.一种新型跨导运算放大器电路，其特征在于，所述运算放大器包括：相互连接的N型和P型互补输入的循环折叠跨导运算放大器电路以及数据驱动辅助充电支路单元；所述数据驱动辅助充电支路单元包括电流镜单元和比较控制单元；所述电流镜单元包括：电流源单元和开关单元；所述比较控制单元，用于检测所述N型和P型互补输入的循环折叠跨导运算放大器电路的正负输入端的输入差分信号，并当所述输入差分信号大于或等于所述比较控制单元的打开阈值时控制所述开关单元中相应的开关打开，以使所述电流源单元经过所述比较控制单元的输出端为负载充电。2.根据权利要求1所述的新型跨导运算放大器电路，其特征在于，所述N型和P型互补输入的循环折叠跨导运算放大器电路包括：N型互补输入差分对单元以及与所述N型互补输入差分对单元连接的N型偏置电压晶体管单元、N型偏置尾电流晶体管单元和N型共源共栅晶体管对单元；以及，P型互补输入差分对单元以及与所述P型互补输入差分对单元连接的P型偏置电压晶体管单元、P型偏置尾电流晶体管单元和P型共源共栅晶体管对单元。3.根据权利要求2所述的新型跨导运算放大器电路，其特征在于，所述N型互补输入差分对单元包括：第一NMOS管、第二NMOS管、第三NMOS管和第四NMOS管；其中，所述第一NMOS管和所述第二NMOS管的栅极均与所述输入差分信号中的第一差分信号VINN相连；所述第三NMOS管和所述第四NMOS管的栅极均与所述输入差分信号中的第二差分信号VINP相连；所述N型偏置电压晶体管单元包括：第五NMOS管；所述第五NMOS管的栅极与第一偏置电压相连，源极接地，漏极与所述第一NMOS管、第二NMOS管、第三NMOS管和第四NMOS管的源极相连。4.根据权利要求3所述的新型跨导运算放大器电路，其特征在于，所述P型互补输入差分对单元包括：第九PMOS管、第十PMOS管、第十一PMOS管和第十二PMOS管；其中，所述第九PMOS管和所述第十PMOS管的栅极均与所述第一差分信号VINN相连；所述第十一PMOS管和所述第十二PMOS管的栅极均与所述第二差分信号VINP相连；所述P型偏置尾电流晶体管单元包括：第一PMOS管、第二PMOS管、第三PMOS管和第四PMOS管；其中，所述第一PMOS管的栅极与所述第二PMOS管的栅极相连后再与所述第四NMOS管的漏极相连，所述第三PMOS管的栅极与所述第四PMOS管的栅极相连后再与所述第二NMOS管的漏极相连，所述第一PMOS管、所述第二PMOS管、所述第三PMOS管和所述第四PMOS管的源极与电源电压相连；所述P型共源共栅晶体管对单元包括：第五PMOS管、第六PMOS管、第七PMOS管和第八PMOS管；其中，所述第五PMOS管的栅极与所述第六PMOS管的栅极相连后与第二偏置电压相连；所述第七PMOS管的栅极与所述第八PMOS管的栅极相连后也与所述第二偏置电压相连；所述第五PMOS管的源极与所述第二PMOS管的漏极相连，所述第六PMOS管的源极与所述第三PMOS管的漏极相连，所述第五PMOS管的漏极与所述第四NMOS管的漏极相连，所述第六PMOS管的漏极与所述第二NMOS管的漏极相连，所述第七PMOS管的源极与所述第一NMOS管的漏极相连后再与所述第一PMOS管的漏极相连，所述第八PMOS管的源极与所述第三NMOS管的漏极相连后再与所述第四PMOS管的漏极相连；所述P型偏置电压晶体管单元包括：第十三PMOS管；所述第十三PMOS管的栅极与共模控制信号相连，源极与所述电源电压相连，漏极与所述第九PMOS管、所述第十PMOS管、所述第十一PMOS管和所述第十二PMOS管的源极相连。5.根据权利要求4所述的新型跨导运算放大器电路，其特征在于，所述N型偏置尾电流晶体管单元包括：第六NMOS管、第七NMOS管、第八NMOS管和第九NMOS管；其中所述第六NMOS管的栅极与所述第七NMOS管的栅极相连后再与所述第十二PMOS管的漏极相连，所述第八NMOS管的栅极与所述第九NMOS管的栅极相连后再与所述第十PMOS管的漏极相连，所述第六NMOS管、所述第七NMOS管、所述第八NMOS管和所述第九NMOS管的源极接地；所述N型共源共栅晶体管对单元包括：第十NMOS管、第十一NMOS管、第十二NMOS管和第十三NMOS管；其中，所述第十N...

【专利技术属性】
技术研发人员：魏琦，周斌，李享，陈志勇，张嵘，
申请(专利权)人：清华大学，
类型：发明
国别省市：北京,11