沟槽式功率半导体元件制造技术

本发明专利技术公开一种沟槽式功率半导体元件。沟槽式功率半导体元件的沟槽栅极结构位于一外延层的元件沟槽内，并至少包括遮蔽电极、遮蔽介电层、栅极电极、绝缘间隔层以及栅绝缘层。遮蔽电极设置于元件沟槽的底部，遮蔽介电层设置于元件沟槽下半部并围绕遮蔽电极，以隔离遮蔽电极与外延层，其中遮蔽介电层的顶部具有一孔隙。栅极电极设置于遮蔽电极上，并通过绝缘间隔层和孔隙相隔一预定距离。绝缘间隔层设置于遮蔽介电层与栅极电极之间，以封闭孔隙。栅绝缘层位于元件沟槽的上半部并围绕栅极电极，以隔离栅极电极与外延层。因此，本发明专利技术沟槽式功率半导体元件，使栅极电极与孔隙相隔一预定距离，可避免存在于沟槽内的孔洞或空隙影响半导体元件的电性。

【技术实现步骤摘要】
沟槽式功率半导体元件
本专利技术涉及一种功率半导体组件，特别是涉及一种具有遮蔽电极的沟槽式功率半导体元件。
技术介绍
为了降低栅极/漏极电容值，并在不牺牲导通电阻(on-resistance)的情况下增加崩溃电压，习知的功率型金氧半场效晶体管会具有一位于栅极沟槽下半部的遮蔽电极(shieldingelectrode)。然而，在制作具有遮蔽电极结构的沟槽式功率型金氧半场效晶体管的过程中，在形成位于栅极沟槽下半部的遮蔽电极之后，通常会将预先形成于栅极沟槽上半部的侧壁上的介电层蚀刻掉，再重新沉积新的栅极介电层。然而，在蚀刻介电层的过程中，介电层的蚀刻深度不易控制。若介电层的蚀刻深度太深，会导致孔洞或缝隙形成于栅极沟槽内。孔洞或缝隙有可能会影响沟槽式功率型金氧半场效晶体管的电性。当沟槽式功率型金氧半场效晶体管的栅极在施加电压时，这些孔洞或缝隙有可能导致栅极/源极之间的漏电流，而使沟槽式功率型金氧半场效晶体管的电性表现不佳。
技术实现思路
本专利技术提供一种沟槽式功率半导体元件，其通过绝缘间隔层封闭孔隙，并使栅极电极与孔隙相隔一预定距离，即可避免存在于沟槽内的孔洞或空隙影响半导体组件的电性。本专利技术其中一实施例提供一种沟槽式功率半导体元件，包括基材、外延层以及沟槽栅极结构。外延层位于基材上，并具有至少一元件沟槽形成于其中。沟槽栅极结构位于元件沟槽中，且沟槽栅极结构包括遮蔽电极、遮蔽介电层、栅极电极、绝缘间隔层以及栅绝缘层。遮蔽电极设置于元件沟槽的底部，遮蔽介电层设置于元件沟槽下半部并围绕遮蔽电极，以隔离遮蔽电极与外延层，其中遮蔽介电层的顶部具有一孔隙。栅极电极设置于遮蔽电极上，并与遮蔽电极电性绝缘。绝缘间隔层设置于遮蔽介电层与栅极电极之间，并封闭孔隙，以使栅极电极与孔隙相隔一预定距离。栅绝缘层位于元件沟槽的上半部并围绕栅极电极，以隔离栅极电极与外延层。更进一步地，所述绝缘间隔层封闭至少一所述孔隙的一开口，且所述预定距离介于50nm至70nm之间，且所述预定距离为所述栅极电极与至少一所述孔隙之间的最短距离。更进一步地，所述遮蔽介电层包括一第一材料层以及一夹设于所述第一材料层与所述遮蔽电极之间的第二材料层，且至少一所述孔隙是从所述第二材料层的一端面凹陷而形成，且至少一所述孔隙的一开口面向所述栅极电极。更进一步地，所述第二材料层直接接触并包覆所述遮蔽电极的两相反侧壁面及一底面。更进一步地，所述遮蔽介电层还包括一夹设于所述第二材料层与所述遮蔽电极之间的第三材料层，所述第二材料层的所述端面低于所述第三材料层的端面。更进一步地，所述绝缘间隔层为低温氧化层，且所述绝缘间隔层具有至少一填入所述孔隙内的延伸部，以封闭至少一所述孔隙。更进一步地，所述栅绝缘层与所述绝缘间隔层都为热氧化层，且所述元件沟槽上半部的宽度大于所述元件沟槽的下半部的宽度。更进一步地，所述沟槽式功率半导体元件，还进一步包括一设置于所述栅极电极与所述遮蔽电极之间的极间介电层，以使所述栅极电极与所述遮蔽电极电性绝缘。更进一步地，所述外延层还包括一终端沟槽，且所述沟槽式功率半导体元件还包括一形成于所述终端沟槽中的终端电极结构，所述终端电极结构包括终端电极以及终端介电层。终端电极位于所述终端沟槽中，终端介电层设置于所述终端沟槽的内壁面，且所述终端介电层具有与所述终端沟槽的内壁面相符的轮廓以隔离所述终端电极与所述外延层，其中所述终端介电层包括第一介电材料层及一夹设于所述第一介电材料层与所述终端电极之间的第二介电材料层。更进一步地，所述终端电极由所述终端沟槽上半部延伸至所述终端沟槽下半部，且所述终端电极的顶端低于或等于所述第二介电材料层的端面。更进一步地，所述阳极包括一添加物以及一组成物，所述终端电极的顶端低于所述遮蔽介电层的顶面，所述第二介电材料层的端面高于所述栅极电极的顶端，所述终端沟槽内定义一第一凹槽，且所述终端电极结构还包括一填满所述第一凹槽的绝缘材料。更进一步地，所述终端电极的顶端和所述遮蔽电极的顶端大体位于或接近同一水平面，且所述终端电极结构还包括：覆盖所述终端电极顶端的第一间隔层，其中所述第二介电材料层的端面相对于所述第一间隔层的顶面凹陷，而形成至少一凹陷区；一封闭所述凹陷区并覆盖于所述第一间隔层上的第二间隔层，其中所述第一介电材料层与所述第二间隔层之间定义出一第二凹槽；以及填满所述第二凹槽的绝缘材料。更进一步地，所述沟槽式功率半导体元件还包括层间介电层以及穿设于所述层间介电层的导电插塞。层间介电层位于所述外延层的表面，并覆盖所述元件沟槽，其中所述层间介电层具有至少一肖特基接触窗，导电插塞通过所述肖特基接触窗电性接触所述外延层，以形成一肖特基二极管。更进一步地，所述沟槽式功率半导体元件还包括一形成于所述外延层中的基体区以及一形成于所述基体区上方的源极区，其中所述基体区环绕所述元件沟槽。更进一步地，所述终端介电层还包括一夹设于所述第二介电材料层与所述终端电极之间的第三介电材料层。本专利技术的有益效果在于，在本专利技术实施利所提供的沟槽式功率半导体元件中，利用绝缘间隔层封闭孔隙并使孔隙与栅极电极相隔一预定距离，可避免孔隙影响组件电性。也就是说，即便元件沟槽内仍具有孔隙存在，也不会影响沟槽式功率半导体元件的电性表现。为使能更进一步了解本专利技术的特征及
技术实现思路
，请参阅以下有关本专利技术的详细说明与附图，然而所提供的附图仅提供参考与说明用，并非用来对本专利技术加以限制。附图说明图1为本专利技术实施例的沟槽式功率半导体元件的局部剖面示意图。图1A为图1的沟槽栅极结构的局部放大图。图2A至图2F为本专利技术一实施例的沟槽式功率半导体元件在各制程步骤的局部剖面示意图。图3为本专利技术另一实施例的沟槽式功率半导体元件的局部剖面示意图。图3A为图3的沟槽栅极结构的局部放大图。图4A至4E分别为本专利技术一实施例的沟槽式功率半导体元件在各制程步骤的局部剖面示意图。图5为本专利技术另一实施例的沟槽式功率半导体元件的局部剖面示意图。图6A至6F分别为本专利技术一实施例的沟槽式功率半导体元件在各制程步骤的局部剖面示意图。图7为本专利技术另一实施例的沟槽式功率半导体元件的局部剖面示意图。图8A至图8E为本专利技术另一实施例的沟槽式功率半导体元件的局部剖面示意图。图9为本专利技术另一实施例的沟槽式功率半导体元件的局部剖面示意图。图10为本专利技术另一实施例的沟槽式功率半导体元件的局部剖面示意图。图11为本专利技术另一实施例的沟槽式功率半导体元件的局部剖面示意图。图12为本专利技术另一实施例的沟槽式功率半导体元件的局部剖面示意图。具体实施方式请参照图1与图1A。沟槽式功率半导体元件1包括基材10、外延层12、沟槽栅极结构13以及终端电极结构14。沟槽式功率半导体元件1可以是沟槽式功率晶体管或是具有肖特基二极管的功率半导体组件。在图1中，以沟槽式功率晶体管的结构为例来进行说明。在图1中，基材10具有高浓度的第一型导电性杂质，以作为沟槽式功率半导体元件的漏极(drain)。所述的第一型导电性杂质可以是N型或P型导电性杂质。假设基材10为硅基材，N型导电性杂质为五价元素离子，例如磷离子或砷离子，而P型导电性杂质为三价元素离子，例如硼离子、铝离子或镓离子。若沟槽式功率半导体元件为N型，基材10掺杂N型导电性杂质。另一方面，若为P型沟槽式功率半导体元件，则基材10掺本文档来自技高网...

【技术保护点】
一种沟槽式功率半导体元件，其特征在于，所述沟槽式功率半导体元件包括：一基材；一外延层，位于所述基材上，其中所述外延层具有至少一元件沟槽形成于其中；以及一沟槽栅极结构，位于至少一所述元件沟槽中，其中所述沟槽栅极结构包括：一遮蔽电极，设置于至少一所述元件沟槽的底部；一遮蔽介电层，设置于至少一所述元件沟槽的下半部并围绕所述遮蔽电极，以隔离所述遮蔽电极与所述外延层，其中所述遮蔽介电层的顶部具有至少一孔隙；一栅极电极，设置于所述遮蔽电极上并与所述遮蔽电极电性绝缘；一绝缘间隔层，设置于所述遮蔽介电层与所述栅极电极之间，以封闭至少一所述孔隙，并使所述栅极电极与至少一所述孔隙相隔一预定距离；以及一栅绝缘层，位于至少一所述元件沟槽的上半部并围绕所述栅极电极，以隔离所述栅极电极与所述外延层。

【技术特征摘要】
1.一种沟槽式功率半导体元件，其特征在于，所述沟槽式功率半导体元件包括：一基材；一外延层，位于所述基材上，其中所述外延层具有至少一元件沟槽形成于其中；以及一沟槽栅极结构，位于至少一所述元件沟槽中，其中所述沟槽栅极结构包括：一遮蔽电极，设置于至少一所述元件沟槽的底部；一遮蔽介电层，设置于至少一所述元件沟槽的下半部并围绕所述遮蔽电极，以隔离所述遮蔽电极与所述外延层，其中所述遮蔽介电层的顶部具有至少一孔隙；一栅极电极，设置于所述遮蔽电极上并与所述遮蔽电极电性绝缘；一绝缘间隔层，设置于所述遮蔽介电层与所述栅极电极之间，以封闭至少一所述孔隙，并使所述栅极电极与至少一所述孔隙相隔一预定距离；以及一栅绝缘层，位于至少一所述元件沟槽的上半部并围绕所述栅极电极，以隔离所述栅极电极与所述外延层。2.根据权利要求1所述的沟槽式功率半导体元件，其特征在于，所述绝缘间隔层封闭至少一所述孔隙的一开口，且所述预定距离介于50nm至70nm之间，且所述预定距离为所述栅极电极与至少一所述孔隙之间的最短距离。3.根据权利要求1所述的沟槽式功率半导体元件，其特征在于，其中，所述遮蔽介电层包括一第一材料层以及一夹设于所述第一材料层与所述遮蔽电极之间的第二材料层，且至少一所述孔隙是从所述第二材料层的一端面凹陷而形成，且至少一所述孔隙的一开口面向所述栅极电极。4.根据权利要求3所述的沟槽式功率半导体元件，其特征在于，所述第二材料层直接接触并包覆所述遮蔽电极的两相反侧壁面及一底面。5.根据权利要求3所述的沟槽式功率半导体元件，其特征在于，所述遮蔽介电层还包括一夹设于所述第二材料层与所述遮蔽电极之间的第三材料层，所述第二材料层的所述端面低于所述第三材料层的端面。6.根据权利要求1所述的沟槽式功率半导体元件，其特征在于，所述绝缘间隔层为低温氧化层，且所述绝缘间隔层具有至少一填入所述孔隙内的延伸部，以封闭至少一所述孔隙。7.根据权利要求1所述的沟槽式功率半导体元件，其特征在于，所述栅绝缘层与所述绝缘间隔层都为热氧化层，且所述元件沟槽上半部的宽度大于所述元件沟槽的下半部的宽度。8.根据权利要求1所述的沟槽式功率半导体元件，其特征在于，所述的沟槽式功率半导体元件还进一步包括一设置于所述栅极电极与所述遮蔽电极之间的极间介电层，以使所述栅极电极与...

【专利技术属性】
技术研发人员：李柏贤，杨国良，林伟捷，林家福，
申请(专利权)人：大中积体电路股份有限公司，
类型：发明
国别省市：中国台湾,71