当前位置: 首页 > 专利查询>天津大学专利>正文

一种基于提升算法的二维离散小波变换架构设计制造技术

技术编号:17033112 阅读:31 留言:0更新日期:2018-01-13 19:31
本发明专利技术涉及一种基于提升算法的二维离散小波变换架构设计方法,采用9/7小波的能离散小波变换架构,基于二维离散小波变换的flipping算法实现:输入数据存储模块为片内RAM存储,大小为3N byte,用于暂存按行依次到达的输入图像数据,数据输出为3个分属三行的像素经缓存后同时输出进入列变换模块进行处理;存储模块的输出数据为重复1行扫面;列变换模块负责完成二维小波变换的列向一维变换计算,块为3输入,其中第3个输入数据位重复扫描数据;转置模块用于数据的重新排列,梳理列变换模块与行变换模块间的数据错位,行变换模块负责完成二维变换中的行向一维变换计算。

【技术实现步骤摘要】
一种基于提升算法的二维离散小波变换架构设计
本专利技术属于超大规模集成电路(VeryLargeScaleIntegration,简称VLSI)设计范畴,设计出一种的基于提升算法的高性能二维离散小波变换的VLSI结构。
技术介绍
二维离散小波变换是一种被广泛应用于数字信号处理、图像分析、图像压缩等领域的信号滤波处理方法,其作用是将信号的主要信息与细节信息分离。由于二维离散小波变换计算量较大,为了满足实时处理的需要,一般将算法运行在硬件电路上。对于硬件实现二维离散小波变换结构,为了低功耗高效处理信号,提高系统性能同时降低硬件资源使用逐渐成为离散小波变换架构优化设计的主要考虑因素。在目前已有的二维离散小波变换电路结构中,各文献创新主要集中在算法内部的硬件效率上。WeiZ等人在论文《AnefficientVLSIarchitectureforlifting-baseddiscretewavelettransform》中对已有提升算法的基础上对公式进行优化,提出了新型双输入双输出的流水线结构,降低关键路径(CriticalPathDelay,CPD)为一个乘法器延时(Tm),内部数据存储减少为4N(N为输入图像长度)。DarjiA等人在论文《Dual-scanparallelflippingarchitectureforalifting-based2-Ddiscretewavelettransform》中使用了较为传统的提升算法,提出了一种横向Z型扫描的双输入/双输出结构,对转置结构进行了改进。Hu和Jong在文献《AMemory-efficientScalableArchitectureforLifting-basedDiscreteWaveletTransform》中阐述了一种并行提升算法,并引入了重复扫描的方法,通过重复扫描1行像素的方法减小了模块内存储面积。相类似重复扫面的方式也被MOHANTYBK、TODKARS、DARJIAD等人在论文中所使用。HuY与MOHANTYBK分别在论文《AMemory-EfficientHigh-ThroughputArchitectureforLifting-BasedMulti-Level2-DDWT》与《Area-andPower-EfficientArchitectureforHigh-throughputImplementationofLifting2-DDWT》采用了高并行度处理的方式来提高系统处理速度,但系统的输入数据存储面积与整体运算资源消耗相应的增加。曹鹏和王超在专利《一种二维离散小波变换的硬件架构》中使用了基于处理单元的设计架构,硬件速度较高,但是转置缓存较大。通过对已有结构的分析发现,图像数据大多在片外RAM进行整体存储,然而片外RAM的存在既会增加板级系统设计的复杂度,也会对数据接口位宽提出更高的要求。尤其对于实时图像采集压缩系统而言,原始数据通常会逐行逐点依次到达,此时若片外缓存数据过多不仅面积偏大而且整体延时较长,不利于整体实现效果。基于以上现象,本专利技术提出了一种新型二维离散小波变换架构。HUANGCT等在《Flippingstructure:AnefficientVLSIarchitectureforlifting-baseddiscretewavelettransform》提出了二维离散小波变换的flipping算法,其算法如公式(1)-公式(6)所示。首次预测与更新:二次预测与更新:两步缩放:H°(2n+1)=K×H(2n+1)(5)其中,x为输入数据,y为运算中间量,H°(2n+1)和L°(2n)为小波变换的输出结果,常系数取值分别为α=-1.586134342,β=-0.052980118,γ=0.882911075,δ=0.443506852,K=1.230174105。经过两次该过程运算即可得到二维离散小波变换结果。本专利技术以公式(1)~公式(6)为基础进行改进设计。
技术实现思路
本专利技术提出一种硬件效率更高的二维离散小波变换结构,本专利技术的技术方案为:一种基于提升算法的二维离散小波变换架构设计方法,采用9/7小波的能离散小波变换架构,基于二维离散小波变换的flipping算法实现,硬件架构包括输入数据存储模块、列变换模块、转置模块、行变换模块以及缩放模块,数据先依次进入数据存储模块,然后由存储模块送往后续模块依次进行处理,最终由缩放模块输出:输入数据存储模块为片内RAM存储,大小为3Nbyte,用于暂存按行依次到达的输入图像数据,数据输出为3个分属三行的像素经缓存后同时输出进入列变换模块进行处理,采用片内RAM对实时数据进行大小为3N的存储;存储模块的输出数据为重复1行扫面,即每次输出的第3个像素为重复扫描点;同时对输出数据进行错位处理,同一列3个像素中的第2个像素点提前一周期进入变换模块,使得变换模块中的乘法运算得以提前一周期开始;列变换模块负责完成二维小波变换的列向一维变换计算。模块为3输入,其中第3个输入数据位重复扫描数据,减少内部缓存为3Nword;转置模块用于数据的重新排列,梳理列变换模块与行变换模块间的数据错位,行变换模块负责完成二维变换中的行向一维变换计算;缩放模块对经二维变换处理的系数进行缩放,输出最终的二维离散小波变换系数。本专利技术提供了一种硬件效率更高的二维离散小波变换结构,设计了更为高效的输入数据存储以及扫描方式,节省了硬件开销,具有更高的硬件效率。附图说明图1为本专利技术的整体结构示意图图2为本专利技术的数据扫描输入方式图3为列变换模块结构示意图图4为列变换模块结构示意图图5为列变换模块结构示意图图6为列变换模块结构示意图具体实施方式下面结合附图对本专利技术进行详细说明。本专利技术所设计整体结构如图1所示,系统划分为输入数据存储模块、列变换模块、装置模块、行变换模块和缩放模块。通过对公式(1)-公式(4)的分析可以发现,每一个公式中都包含一个乘法运算和两个加法运算,且在流水线结构下每一次加法运算中的待乘加数至少比非待乘加数提前一个周期到达。如公式(2)中的待乘加数x(2n)在第一周期已经到达,而y(2n+1)与y(2n-1)至少要在第二周期得到。又因为16位加法器与乘法器的典型延时分别为3.01ns和6.79ns,因此本专利技术对数据扫描进行调整如图1所示。在行并行三输入扫描的基础上,采取数据时钟错位的方法,将像素x(2n+1)点提前于x(2n)与x(2n+2)一个周期进入二维离散小波变换处理模块,这样使得每一级的加法运算与乘法均可以在同一周期完成。基于上述数据输入方法,本专利技术设计了新型的列变换模块、转置模块、行变换模块以及缩放模块。列变换模块结构如图3所示。由于像素x(2n+1)点提前于x(2n)与x(2n+2)一个周期进入,因此每一级的乘法与加法运算在同一周期完成,只需要4级流水线结构便可完成一维离散小波变换。列变换对中间值y(2n+1)、y(2n)和H(2n+1)进行缓存,共需要深度为3N宽度为16bit的数据缓存RAM。由列变换模块输出的L与H码流需要经过转置后进入行变换模块处理。由于本结构基于行并行扫描方式,因此转置模块只需要5个寄存器即可满足行变换模块数据错位的三输入要求。转置模块的架构如图4所示。行变换模块结本文档来自技高网
...
一种基于提升算法的二维离散小波变换架构设计

【技术保护点】
一种基于提升算法的二维离散小波变换架构设计方法,采用9/7小波的能离散小波变换架构,基于二维离散小波变换的flipping算法实现,硬件架构包括输入数据存储模块、列变换模块、转置模块、行变换模块以及缩放模块,数据先依次进入数据存储模块,然后由存储模块送往后续模块依次进行处理,最终由缩放模块输出:输入数据存储模块为片内RAM存储,大小为3N byte,用于暂存按行依次到达的输入图像数据,数据输出为3个分属三行的像素经缓存后同时输出进入列变换模块进行处理,采用片内RAM对实时数据进行大小为3N的存储;存储模块的输出数据为重复1行扫面,即每次输出的第3个像素为重复扫描点;同时对输出数据进行错位处理,同一列3个像素中的第2个像素点提前一周期进入变换模块,使得变换模块中的乘法运算得以提前一周期开始;列变换模块负责完成二维小波变换的列向一维变换计算。模块为3输入,其中第3个输入数据位重复扫描数据,减少内部缓存为3N word;转置模块用于数据的重新排列,梳理列变换模块与行变换模块间的数据错位,行变换模块负责完成二维变换中的行向一维变换计算;缩放模块对经二维变换处理的系数进行缩放,输出最终的二维离散小波变换系数。...

【技术特征摘要】
1.一种基于提升算法的二维离散小波变换架构设计方法,采用9/7小波的能离散小波变换架构,基于二维离散小波变换的flipping算法实现,硬件架构包括输入数据存储模块、列变换模块、转置模块、行变换模块以及缩放模块,数据先依次进入数据存储模块,然后由存储模块送往后续模块依次进行处理,最终由缩放模块输出:输入数据存储模块为片内RAM存储,大小为3Nbyte,用于暂存按行依次到达的输入图像数据,数据输出为3个分属三行的像素经缓存后同时输出进入列变换模块进行处理,采用片内RAM对实时数据进行大小为3N的存储;存...

【专利技术属性】
技术研发人员:高家明梁煜张为
申请(专利权)人:天津大学
类型:发明
国别省市:天津,12

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1